JPS6215157B2

JPS6215157B2 -

Info

Publication number: JPS6215157B2
Application number: JP53022271A
Authority: JP
Inventors: Takayasu Narita
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1978-02-28
Filing date: 1978-02-28
Publication date: 1987-04-06
Also published as: JPS54115170A

Description

【発明の詳細な説明】

この発明はスイツチ等を制御する時刻又は時間
等のタイマ情報を表示するデイジタル表示器を備
えた時限装置に関する。従来、この種装置はタイマ情報を設定する複数
個のタイマメモリを設けるとともにその各タイマ
メモリに対してアドレスを設定し、タイマメモリ
にタイマ情報を設定するときには設定すべきタイ
マメモリのアドレスを指定してタイマ情報を入力
するようにしたものが知られている。しかしながらこのようなものでは指定されたア
ドレスのタイマメモリにどのようなタイマ情報が
入つていてもそのタイマメモリがクリアされて新
たなタイマ情報が入つてしまうため大切なタイマ
情報を誤つてクリアしてしまう問題があつた。特
にこの問題はタイマメモリの数が多くなると使用
者が忘れることから顕著に起こる問題があつた。この発明はこのような問題を解決するために考
えられたもので、誤つて大切なタイマ情報をクリ
アさせてしまう虞れがなく、特にタイマメモリの
数が多いときにはすぐれた効果が得られるデイジ
タル表示器付時限装置を提供することを目的とす
る。さらにこの発明はすべてのタイマメモリにタイ
マ情報が設定されているときにはそのことを表示
することによつて使用者にタイマ情報の優先度を
判断させることができ、しかも新たなモード情報
を設定するときにはタイマメモリをクリア操作し
なければ設定することができないようにしたデイ
ジタル表示器付時限装置を提供することを目的と
する。以下、この発明の実施例を図面を参照して説明
する。第１図は回路構成を示すブロツク図で、１は入
力端子INから入力される商用交流電源波形をパ
ルス状に波形成形する波形成形回路、２は上記波
形成形回路１出力にもとづいて時刻をカウントす
る時刻カウンタである。この時刻カウンタ２は第
６図に示すように４ビツト１ワードの７ワード構
成で１ワード目のビツトメモリM₁₁〜M₁₃で５進
又は６進のカウンタ２ａを構成し、２ワード目の
ビツトメモリM₂₁〜M₂₄で10進カウンタ２ｂを構
成し、３ワード目のビツトメモリM₃₁〜M₃₄で10
進カウンタ２ｃを構成し、４ワード目のビツトメ
モリM₄₁〜M₄₃で６進カウンタ２ｄを構成し、５
ワード目のビツトメモリM₅₁〜M₅₄で10進カウン
タ２ｅを構成し、６ワード目のビツトメモリM₆₁
〜M₆₃で６進カウンタ２ｆを構成し、７ワード目
のビツトメモリM₇₁〜M₇₄で12進カウンタ２ｇを
構成し、かつ６ワード目のビツトメモリM₆₄で午
前、午後情報設定メモリ２ｈを構成している。そ
して前記波形成形回路１からの信号を１ワード目
の５進又は６進カウンタ２ａでカウントするよう
にしている。なお、カウンタ２ａは電源周波数が
50Hzで５進カウンタとして機能し、60Hzでは６進
カウンタとして機能するようになつている。した
がつて前記時刻カウンタ２は２ワード目の10進カ
ウンタ２ｂは10分の１秒をカウントし、３ワード
目の10進カウンタ２ｃは１秒をカウントし、４ワ
ード目の６進カウンタ２ｄは10秒をカウントし、
５ワード目の10進カウンタ２ｅは１分をカウント
し、６ワード目の６進カウンタ２ｆは10分をカウ
ントし、７ワード目の12進カウンタ２ｇは１時間
をカウントし、かつ６ワード目の午前、午後情報
設定メモリ２ｈは午前、午後を指定するようにな
つている。３は前記時刻カウンタ２の１分をカウ
ントするカウンタ２ｅに10秒をカウントするカウ
ンタ２ｄから桁上りがあるとそれを検知する桁上
り検知回路、４，５，６は被制御対象としての２
つのタイムスイツチを制御する時刻情報、その２
つのタイムスイツチのオン、オフ制御情報、その
他設定された時刻情報を毎日くり返すか１回のみ
で終了させるかを指定する情報の各タイマ情報を
設定する第１、第２、第３のタイマメモリ、７は
上記各タイマメモリ４，５，６に設定されている
時刻情報と上記時刻カウンタ２がカウントする時
刻情報とを比較する比較回路である。前記各タイ
マメモリ４，５，６はそれぞれ第７図に示すよう
に４ビツト１ワードの４ワード構成で、１ワード
目のビツトメモリM₁₁〜M₁₄で１分台情報を記憶
するメモリ部４ａ、２ワード目のビツトメモリ
M₂₁〜M₂₃で10分台情報を記憶するメモリ部４
ｂ、３ワード目のビツトメモリM₃₁〜M₃₄で時間
台情報を記憶するメモリ部４ｃ、４ワード目のビ
ツトメモリM₄₁〜M₄₃で２つのタイムスイツチの
オン、オフ制御情報を記憶するメモリ部４ｄ、２
ワード目のビツトメモリM₂₄で午前（AM）、午後
（PM）情報を記憶するメモリ部４ｅ、かつ４ワー
ド目のビツトメモリM₄₄で時刻情報を毎日くり返
すか１回のみで終了させるかを指定する情報を記
憶するメモリ部４ｆを構成している。前記各タイ
マメモリ４，５，６には例えば１番地、２番地、
３番地のアドレスが設定されている。８は前記桁
上り検知回路３が時刻カウンタ２の桁上がりを検
知するとそれに応動して前記比較回路７を制御す
る比較制御回路である。すなわちこの比較制御回
路８は桁上り検知回路３から桁上り検知信号が入
力されると、比較回路７に先ず第１のタイマメモ
リ４に設定されている時刻情報と時刻カウンタ２
の時刻情報を比較させ、次に第２のタイマメモリ
５に設定されている時刻情報と時刻カウンタ２の
時刻情報を比較させ、最後に第３のタイマメモリ
６に設定されている時刻情報と時刻カウンタ２の
時刻情報を比較させるよう各タイマメモリ４，
５，６のアドレスを指定するようにしている。前
記比較回路７はタイマメモリ４，５，６に設定さ
れている時刻情報と時刻カウンタ２の時刻情報と
が一致したとき、対応するタイマメモリに設定さ
れているタイムスイツチ制御情報を比較結果判断
回路９に供給するようにしている。前記比較結果
判断回路９は前記比較回路７からのタイムスイツ
チ制御情報にもとづいて第１のタイムスイツチ制
御回路１０、第２のタイムスイツチ制御回路１１
を駆動制御するようにしている。又前記比較結果
判断回路は前記比較回路７から同一タイムスイツ
チに対してオンとオフの相反するタイムスイツチ
制御情報が同時に入力されたときにはオフ情報を
優先してタイマスイツチ制御回路を駆動制御する
ようにしている。なお、この場合回路構成を変更
すればオン情報を優先させるようにすることもで
き、又アドレスナンバーによつて優先順位を決め
ることもでき、又オン、オフの両情報とも受けつ
けず今までの制御状態を保持させるようにするこ
ともできる。前記第１、第２のタイムスイツチ制
御回路１０，１１は比較結果判断回路９に駆動さ
れて、第１、第２のタイムスイツチ（図示せず）
をそれぞれオン又はオフ制御するようにしてい
る。１２は入力部で、この入力部には第２図に示す
ように装置を時刻表示モードDP、呼出モード
CA、タイマ設定モードSET、時刻設定モード
CKにセツトするためのモード選択スイツチ１２
ａ、０〜９までの置数キー１２ｂ、午前情報設定
用キー（AM）１２ｃ、午後情報設定用キー
（PM）１２ｄ、第１のタイムスイツチのオン設定
用キー（ON₁）１２ｅおよびオフ設定用キー
（OFF₁）１２ｆ、第２のタイムスイツチのオン設
定用キー（ON₂）１２ｇおよびオフ設定用キー
（OFF₂）１２ｈ、毎日指定キー（ED）１２ｉ、設
定キー（SET）１２ｊ、消去キー（Ｃ）１２
ｋ、秒表示指定キー（SEC）１２ｌが設けられ
ている。前記入力部１２でスイツチやキーによる
入力操作が行なわれると入力制御回路１３が動作
し、アドレス表示設定回路１４、表示モード選択
回路１５、表示設定回路１６、タイマメモリ設定
回路１７、時刻カウンタ設定回路１８に入力信号
を供給するようにしている。１９は螢光表示管、放電管、発光ダイオード、
液晶等からなるダイナミツク表示式のデイジタル
表示器で、この表示器１９は例えば第３図に示す
ように午前を表示する表示素子１９ａ、午後を表
示する表示素子１９ｂ、時数値情報を表示する４
つのセグメント表示素子１９ｃ，１９ｄ，１９
ｅ，１９ｆおよび時数値の区切りを示す２つのコ
ロン表示素子１９ｇ，１９ｈからなる12時間表示
構成になつている。前記各セグメント表示素子１
９ｃ，１９ｄ，１９ｅ，１９ｆは第４図に示すよ
うにセグメント素子ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ
からなる７セグメント表示素子によつて構成され
ている。又、前記デイジタル表示器１９は第５図
に示すようにセグメント表示素子１９ｆを第１デ
イジツト、セグメント表示素子１９ｅを第２デイ
ジツト、セグメント表示素子１９ｄを第３デイジ
ツト、セグメント表示素子１９ｃを第４デイジツ
ト、午前、午後の表示素子１９ａ，１９ｂおよび
２つのコロン表示素子１９ｇ，１９ｈを第５デイ
ジツトとした５つのデイジツトで構成され、この
各デイジツトには端子D₁，D₂，D₃，D₄，D₅から
６分の１のデユーテイサイクルでタイミング信号
が入力されるようになつている。すなわちタイミ
ング信号は端子D₁〜D₅に対してD₁，D₂，D₃，
D₄，D₅，D₄を１サイクルとしてつまり第４デイ
ジツトを１サイクル内で２回駆動するように入力
される。前記各セグメント表示素子１９ｃ〜１９
ｆは各セグメント素子ａ〜ｇを端子Ａ，Ｂ，Ｃ，
Ｄ，Ｅ，Ｆ，Ｇに対してそれぞれ共通に接続し、
かつ表示素子１９ａを端子Ｅ、表示素子１９ｂを
端子Ｄ、表示素子１９ｇを端子Ｆ、表示素子１９
ｈを端子Ａにそれぞれ接続している。すなわち各
表示素子１９ａ，１９ｂ，１９ｇ，１９ｈはセグ
メント表示素子１９ｃ〜１９ｆに対してその各セ
グメント素子ａ〜ｇのうちゼロを表示するに使用
される６つのセグメント素子ａ〜ｆから１を表示
するに使用される２つのセグメント素子ｂ，ｃを
除く残りの４つのセグメント素子ａ，ｄ，ｅ，ｆ
に表示素子１９ａはセグメント素子ｅ、表示素子
１９ｂはセグメント素子ｄ、表示素子１９ｇはセ
グメント素子ｆ、表示素子１９ｈはセグメント素
子ａとして接続されることになる。前記各端子Ａ
〜Ｇには各デイジツトのタイマ情報を持つセグメ
ント駆動信号が各デイジツトへのタイミング信号
に同期して入力されるようになつている。２０は前記表示器１９に表示する情報を記憶す
る表示用メモリ２１を設けた表示選択回路で、こ
の表示選択回路２０は例えば表示器１９に時刻
カウンタの時、分時刻カウンタの秒、秒未満
タイマメモリの情報タイマメモリのアドレス
タイマメモリ及び時刻カウンタに設定される情報
の５種類の表示をさせるための情報を上記表示用
メモリ２１に記憶させるようにしている。前記表
示用メモリ２１は第８図に示すように４ビツト１
ワードの６ワード構成で、１ワード目のビツトメ
モリM₁₁〜M₁₄で１分台情報を記憶するメモリ部
２１ａ、２ワード目のビツト駆動M₂₁〜M₂₄で10
分台情報を記憶するメモリ部２１ｂ、３ワード目
のビツトメモリM₃₁〜M₃₄で１時間台情報を記憶
するメモリ部２１ｃ、４ワード目のビツトメモリ
M₄₁〜M₄₄で10時間台情報を記憶するメモリ部２
１ｄを構成している。又５ワード目のビツトメモ
リM₅₁で午前情報を記憶するメモリ部５１ｅ、ビ
ツトメモリM₅₂で午後情報を記憶するメモリ部２
１ｆ、ビツトメモリM₅₃でコロン表示素子１９ｇ
の情報を記憶するメモリ部２１ｇ、ビツトメモリ
M₅₄でコロン表示素子１９ｈの情報を記憶するメ
モリ部２１ｈを構成している。又６ワード目のビ
ツトメモリM₆₁で第２のタイムスイツチのオフ情
報を記憶するメモリ部２１ｉ、ビツトメモリM₆₂
で第２のタイムスイツチのオン情報を記憶するメ
モリ部２１ｊ、ビツトメモリM₆₃で第１のタイム
スイツチのオフ情報を記憶するメモリ部２１ｋ、
ビツトメモリM₆₄で第１のタイムスイツチのオン
情報を記憶するメモリ部２１ｌを構成している。
前記表示用メモリ２１は表示用の情報を記憶する
ときは上述した６ワード構成をとり、表示器１９
のデユーテイサイクル、すなわち６デイジツトを
１サイクルとする構成に合わせている。又、前記
表示用メモリ２１は前記時刻カウンタ２に時刻情
報を設定するときや前記各タイマメモリ４，５，
６にタイマ情報を設定するときの一時記憶器とし
ても使用されるようになつている。そして表示用
メモリ２１が一時記憶器として使用されるときに
は第９図に示すように４ワード構成に短縮され、
時刻カウンタ２の時分情報および午前、午後情報
のメモリ部２ｅ，２ｆ，２ｇ，２ｈ並びに各タイ
マメモリ４，５，６の各メモリ部４ａ〜４ｆと対
応がとれるようになる。すなわち１ワード目のビ
ツトメモリM₁₁〜M₁₄で１分台情報を記憶するメ
モリ部２１ａ、２ワードのビツトメモリM₂₁〜
M₂₃で10分台情報を記憶するメモリ部２１ｂ、３
ワード目のビツトメモリM₃₁〜M₃₄で時間台情報
を記憶するメモリ部２１ｃ、４ビツト目のビツト
メモリM₄₁〜M₄₃で第１、第２のタイムスイツチ
のオン、オフ制御する情報を記憶するメモリ部２
１ｍ、２ワード目のビツトメモリM₂₄で午前、午
後情報を記憶するメモリ部２１ｎ、４ワード目の
ビツトメモリM₄₄で時刻情報を毎日くり返すか１
回のみで終了させるかを指定する情報を記憶する
メモリ部２１ｐを構成している。この表示用メモ
リ２１は例えば時数値情報が１ワード目から４ワ
ード目まで左シフトで入力されるようになつてい
る。２２は各タイマメモリ４，５，６にタイマ情
報を設定するときにそのタイマ情報を設定すべき
タイマメモリのアドレスを決定するアドレス選択
回路で、この選択回路２２はタイマ情報を設定す
るとき各タイマメモリ４，５，６にタイマ情報が
設定されているか否か判断し、タイマメモリに情
報が設定されていないときにはそのうちでアドレ
ス番号の１番若いタイマメモリを指定し、かつす
べてのタイマメモリ４，５，６にタイマ情報が設
定されているときにはその内容を前記表示モード
選択回路１５、表示設定回路１６および表示選択
回路２０に知らせるようにしている。前記表示設
定回路１６は入力部１２から入力されるタイマ情
報を表示選択回路２０に取込ませる。なお、アド
レス選択回路２２からすべてのアドレスにタイマ
情報が入つていることを知らさせたときにはタイ
マ情報の表示選択回路２０への取込みを禁止す
る。前記アドレス表示設定回路１４は入力部１２
でアドレスが指定されたとき、そのアドレスとそ
のアドレスに記憶されている情報を表示器１９で
表示させるよう表示選択回路２０に知らせる。前
記タイマメモリ設定回路１７は入力部１２から表
示設定回路１６を介して前記表示選択回路２０の
表示用メモリ２１に記憶されたタイマ情報が設定
すべきタイマ情報として正常な情報（設定された
時刻が１時０分〜12時59分の値であること。午
前、午後の設定があること。タイマスイツチのオ
ン、オフ情報が少なくとも１つは設定されている
こと。）であるか否かを判断し、正常な情報であ
ると判断したときは前記アドレス選択回路２２の
指定するアドレスのタイマメモリに上記表示選択
回路２０の表示用メモリ２１に記憶されているタ
イマ情報を記憶させるようにしている。このとき
前記アドレス選択回路２２は次にタイマ情報を設
定すべきタイマメモリのアドレスを指定して前記
表示モード選択回路１５をアドレス表示用モード
にし、かつ表示選択回路２０の表示用メモリ２１
にアドレスを設定し、デイジタル表示器１９にそ
の指定したアドレスが表示されるよう制御を行な
う。又、正常な情報でないと判断したときには前
記タイマメモリ設定回路１７はタイマメモリに対
する表示用メモリ２１からのタイマ情報の記憶動
作を禁止するとともに表示モード選択回路１５に
正常な情報でないことを知らせる。このとき表示
モード選択回路１５は表示用モードの切換えを禁
止し、デイジタル表示器１９の表示をそのまま保
持させる制御を行なう。このタイマメモリ設定回
路１７による正常、異常の判断は入力部１２でタ
イマ情報が設定され、その後設定キー１２ｊが操
作されたとき行なわれるようになつている。又、
前記タイマメモリ設定回路１７は入力部１２で呼
出モードCAが設定され、かつ置数キー１２ｂで
アドレス指定が行なわれてそのアドレスのタイマ
メモリに記憶されているタイマ情報が呼出されて
表示器１９に表示されている状態で、上記入力部
１２で消去キー１２ｋが操作されたときにはその
指定されたアドレスのタイマメモリをクリアする
ようにしている。前記時刻カウンタ設定回路１８
は入力部１２から表示設定回路１６を介して前記
表示選択回路２０の表示用メモリ２１に記憶され
た時刻情報が設定すべき時刻情報として正常な情
報（設定された時刻が１時０分〜12時59分の値で
あること。午前、午後の設定があること。）であ
るか否かを判断し、正常な情報であると判断した
ときは時刻カウンタ２に上記表示選択回路２０の
表示用メモリ２１に記憶されている時刻情報を記
憶させるようにしている。このとき同時に時刻情
報の最小時刻単位よりも下位単位、すなわち10秒
台、１秒台、10分の１秒台および50分の１秒台又
は60分の１秒台をカウントするカウンタ２ａ〜２
ｄをリセツトさせ、このリセツト時から新たに入
力周波数に応じて時刻カウントを開始させるよう
にしている。このとき前記アドレス選択回路２２
はクロツクアドレスを指定して前記表示モード選
択回路１５をアドレス表示モードにし、かつ表示
選択回路２０の表示用メモリ２１にアドレスを設
定し、デイジタル表示器１９にその指定したアド
レスが表示されるよう制御を行なう。又正常な情
報でないと判断したときには前記時刻カウンタ設
定回路１８は時刻カウンタ２に対する表示用メモ
リ２１からの時刻情報の記憶動作を禁止するとと
もに表示モード選択回路１５に正常な情報でない
ことを知らせる。このとき表示モード選択回路１
５は表示用モードの切換えを禁止し、デイジタル
表示器１９の表示をそのまま保持させる制御を行
なう。この時刻カウンタ設定回路１８による正
常、異常の判断は入力部１２で時刻情報が設定さ
れ、その後設定キー１２ｊが操作されたとき行な
われるようになつている。前記表示モード選択回
路１５は前記入力部１２から入力される情報、タ
イマメモリ設定回路１７から入力されるタイマ情
報、時刻カウンタ設定回路１８から入力される時
刻情報、アドレス選択回路２２から入力されるア
ドレス選択情報にもとづいて表示器１９が表示す
る表示モードを判断し、その判断にもとづいた表
示モードをデコーダ２３に伝えるようにしてい
る。このとき特にアドレス選択回路２２からすべ
てのアドレスにタイマ情報が入つていることを知
らされたときにはそのことを知らせる表示モード
を続けるようデコーダ２３に指示する。前記デコ
ーダ２３は表示モード選択回路１５からの表示モ
ード判断出力によつて表示器１９の各表示素子の
表示形式を決定し、その決定された表示形式にも
とづいて前記表示選択回路２０の表示用メモリ２
１の情報を上記表示器１９で表示させるようにし
ている。前記デコーダ２３は一つの表示形式とし
ては第１表に示すように表示用メモリ２１から４
ビツト信号を７つのセグメント駆動信号に変換
し、そのセグメント駆動信号で各セグメント素子
ａ〜ｇを駆動する形式を取つている。すなわち
「0000」〜「1001」については各７セグメント表
示素子１９ｃ，１９ｄ，１９ｅ，１９ｆが「〓」
〜「〓」となり、「1100」については「〓(C)」と
なり、「1101」については「〓(L)」となり、
「1110」については「〓（Ｕ）」となり、かつ
「1111」については「〓(F)」となるように設定さ
れている。なお、「1010」「1011」の場合について
は表示を禁止するようにしている。又「0000」の
場合において表示素子１９ｃを駆動させるときは
ゼロ表示を行なわせないようにしている。

【表】前記デコーダ２３はもう一つの表示形式として
は第２表に示すように表示用メモリ２１をデコー
ドすることなく、４ビツト信号で４つのセグメン
ト素子ａ，ｄ，ｅ，ｆを直接駆動する形式をとつ
ている。この表示形式は第５図に示す端子D₁〜
D₅に対してD₁，D₂，D₃，D₄，D₅，D₄なるデユー
テイサイクルで各デイジツトを付勢するとき、最
後のD₅，D₄において行なわれるようになつてい
る。

【表】

【表】したがつて例えば今、午後12時38分58秒72であ
ると時刻カウンタ２では第３表に示すようにカウ
ンタ２ａが「２」をカウントし、カウンタ２ｂが
「７」をカウントし、カウンタ２ｃが「８」をカ
ウントし、カウンタ２ｄが「５」をカウントし、
カウンタ２ｅが「８」をカウントし、カウンタ２
ｆが「３」をカウントし、カウンタ２ｇが「12」
をカウントしている。この状態で例えばモード選
択スイツチ１２ａを時刻表示モードDPにセツト
すると表示用メモリ２１においては第４表に示す
ようにメモリ部２１ａには「８」のビツト信号、
メモリ部２１ｂには「３」のビツト信号、メモリ
部２１ｃには「２」のビツト信号、メモリ部２１
ｄには「１」のビツト信号、メモリ部２１ｆには
「午後」のビツト信号がそれぞれ記憶されること
になる。又メモリ部２１ｇと２１ｈにはコロン表
示素子１９ｇ，１９ｈを間欠的に駆動するビツト
信号が例えば１秒の内０〜10分の４秒間「１」で
10分の５秒〜１秒間「０」で記憶されることにな
る。そして表示器１９にはD₁，D₂，D₃，D₄，
D₅，D₄の６デイジツトを１サイクルとして、最
初はセグメント表示素子１９ｆに「８」が表示さ
れ、２番目はセグメント表示素子１９ｅに「３」
が表示され、３番目はセグメント表示素子１９ｄ
に「２」が表示され、４番目はセグメント表示素
子１９ｃに「１」が表示され、６番目は４ビツト
信号で表示素子１９ｂおよび１９ｇ，１９ｈが直
接駆動され、６番目は４ビツト信号でセグメント
表示素子１９ｃが直接駆動されることになるが、
このときはビツト信号が「0000」なので何も駆動
されないことになる。したがつて表示器１９には
第１０図に示すように「PM12：38」と表示され
ることになる。又この状態で入力部１２の秒表示
指定キー１２ｌを操作すると表示用メモリ２１に
は第５表に示すようにメモリ部２１ａには「２」
のビツト信号、メモリ部２１ｂには「７」のビツ
ト信号、メモリ部２１ｃには「８」のビツト信
号、メモリ部２１ｄには「５」のビツト信号がそ
れぞれ記憶されることになる。又メモリ部２１ｇ
と２１ｈにはビツト信号が連続して記憶されるこ
とになる。そして表示器１９にはD₁，D₂，D₃，
D₄，D₅，D₄の６デイジツトを１サイクルとして
表示素子１９ｆに「２」、表示素子１９ｅに
「７」、表示素子１９ｄに「８」、表示素子１９ｃ
に「５」がそれぞれ表示されかつ４ビツト信号で
表示素子１９ｇ，１９ｈが直接駆動されることに
なる。このとき６番目には４ビツト信号でセグメ
ント表示素子１９ｃが直接駆動されることになる
が、４ビツト信号が「0000」なので何も表示され
ないことになる。したがつて表示器１９には第１
１図に示すように「58：72」と表示されることに
なる。このように時刻表示モードDPにおいては時刻
が時、分で表示され、かつこの状態で秒表示指定
キー２１ｌを操作するとその間だけ秒、秒未満が
表示されることになる。又、例えば各タイマメモリ４，５，６のオン、
オフ情報を記憶するメモリ部４ｄの情報記憶構成
を第６表に示すように構成し、例えば第１のタイ
マメモリ４に午前７時20分に毎日第１のタイムス
イツチをオンさせるタイマ情報が記憶されている
とすると、第１のタイマメモリ４内のビツト信号
は第７表に示すようになる。この状態でモード選
択スイツチ１２ａを呼出モードCAにして置数キ
ー１２ｂの「１」を操作すると１番地が指定さ
れ、先ず表示用メモリ２１には第８表に示すよう
にメモリ部２１ｄに１番地を表示するビツト信号
が記憶され、表示器１９には第１４図に示すよう
に「1000」なる表示が行なわれる。この状態で置
数キー１２ｂを離すと１番地のメモリの内容、す
なわち第１のタイマメモリ４のタイマ情報が表示
用メモリ２１に第９表に示すビツト信号の形で記
憶される。すなわちメモリ部２１ａには「０」の
ビツト信号、メモリ部２１ｂには「２」のビツト
信号、メモリ部２１ｃには「７」のビツト信号、
メモリ部２１ｄにはゼロサプレス用のビツト信
号、メモリ部２１ｅには「午前」のビツト信号、
メモリ部２１ｇ，２１ｈには「コロン表示素子１
９ｇ，１９ｈ」のビツト信号、メモリ部２１ｌに
は「第１のタイマスイツチをオン」のビツト信号
がそれぞれ記憶されることになる。そして表示器
１９にはD₁，D₂，D₃，D₄，D₅，D₄の６デイジツ
トを１サイクルとして表示素子１９ｆに「０」、
表示素子１９ｅに「２」、表示素子１９ｄに
「７」がそれぞれ表示され、かつ４ビツト信号で
表示素子１９ｃのセグメントａ、表示素子１９ａ
および表示素子１９ｇ，１９ｈが直接駆動される
ことになる。したがつて表示器１９には第１２図
に示すように「AM^-7：20」と表示されることに
なる。なお、この場合「⁻」は第１のタイムスイ
ツチのオンおよび「：」は毎日を表示するよう設
定されている。

【表】

【表】又、例えば第２のタイマメモリ５に午後９時に
第２のタイムスイツチをオフさせるタイマ情報が
記憶されているとすると第２のタイマメモリ５内
のビツト信号は第10表に示すようになる、しかし
て置数キー１２ｂの「２」を操作して２番地を表
示器１９に「2000」と表示させた後その置数キー
１２ｂを離すと２番地のメモリ内容、すなわち第
２のタイマメモリ５のタイマ情報が表示用メモリ
２１に第11表に示すビツト信号の形で記憶され
る。すなわちメモリ部２１ａおよびメモリ部２１
ｂには「０」のビツト信号、メモリ部２１ｃには
「９」のビツト信号、メモリ部２１ｄにはゼロサ
プレス用のビツト信号、メモリ部２１ｆには「午
後」のビツト信号、メモリ部２１ｉには「第２の
タイムスイツチをオフ」のビツト信号がそれぞれ
記憶されることになる。しかして表示器１９には
６デイジツトを１サイクルとして表示素子１９
ｆ，１９ｅに「０」、表示素子１９ｄに「９」が
それぞれ表示され、かつ４ビツト信号で表示素子
１９セグメントｅおよび表示素子１９ｂが直接駆
動されることになる。したがつて表示器１９には
第３図に示すように「PM1900」と表示されるこ
とになる。なお、この場合「１」は第２のタイム
スイツチのオフを表示するよう設定されている。

【表】

【表】この呼出モードCAにおいて入力部１２で消去
キー１２ｋを操作するとタイマメモリ設定回路１
７によつて今呼出されているタイマ情報の記憶さ
れているタイマメモリがクリアされることにな
る。例えば今２番地である第２のタイマメモリ５
のタイマ情報が呼出されてデイジタル表示器１９
に表示されているときに消去キー１２ｋが操作さ
れるとその第２のタイマメモリ５がクリアされる
ことになる。又、例えば各タイマメモリ４，５，６にタイマ
情報を設定するときにはモード選択スイツチ１２
ａをタイマ設定モードSETにセツトする。この
とき各タイマメモリ４，５，６のいずれかに空き
があるときにはそのタイマメモリのアドレスが表
示器１９で表示される。タイマメモリの２つ以上
に空きがあるときはアドレス番号の１番若い方が
表示される。例えば１番地であれば「1000」、２
番地であれば「2000」、３番地であれば「3000」
の数値が表示器１９で表示される。又、各タイマ
メモリ４，５，６のすべてにタイマ情報が記憶さ
れているときには表示用メモリ２１には第12表に
示すようなビツト信号が記憶される。すなわちメ
モリ部２１ａおよび２１ｂには「Ｌ」のビツト信
号、メモリ部２１ｃには「Ｕ」のビツト信号、メ
モリ部２１ｄには「Ｆ」のビツト信号がそれぞれ
記憶されることになる。しかして表示器１９には
第１５図に示すように「FULL」なる文字が表示
され、どのタイマメモリ４，５，６も空きがない
ことを表示する。又、このタイマ設定モード
SETでは消去キー１２ｋの操作によつて表示用
メモリ２１に取込まれたタイマ情報をクリアし、
タイマ情報の再設定が可能となるが、このとき表
示器１９の表示は以前のアドレスの表示に変わ
る。なお、このクリア操作は設定キー１２ｊの操
作前に行なわなければならない。さらに時刻カウンタ２に時刻情報を設定すると
きにはモード選択スイツチ１２ａを時刻設定モー
ドCKにセツトする。このセツトによつて表示用
メモリ２１には第13表に示すようなビツト信号が
記憶される。すなわちメモリ部２１ａには「Ｃ」
のビツト信号、メモリ部２１ｂには「Ｏ」のビツ
ト信号、メモリ部２１ｃには「Ｌ」のビツト信
号、メモリ部２１ｄには「Ｃ」のビツト信号がそ
れぞれ記憶されることになる。しかして表示器１
９には第１６図に示すように「CLOC」なる文字
が表示され時刻設定である旨伝える。この状態で
置数キー１２ｂを操作して時刻情報を入力すれば
その時刻情報は表示用メモリ２１のメモリ部２１
ａ，２１ｂ，２１ｃ，２１ｍ（第９図）にシフト
で順次取込まれる。なお、表示器１９の
「CLOC」表示は消える。そして午前又は午後情
報設定用キー１２ｃ，１２ｄを操作して設定キー
１２ｊを操作すると表示用メモリ２１に取込まれ
た時刻情報が時刻カウンタ２のカウンタ２ｅ，２
ｆ，２ｇ，２ｈに記憶され、このとき同時に秒以
下のカウンタ２ａ，２ｂ，２ｃ，２ｄがリセツト
される。そしてカウンタ２ａで交流電源周波数の
カウントが開始される。ここで再び表示器１９に
「CLOC」の文字が表示され時刻設定が再び可能
であることを示す。又この時刻設定モードCKで
は消去キー１２ｋの操作によつて表示用メモリ２
１に取込まれた時刻情報をクリアして時刻情報の
再設定が可能となるがこのときも表示器１９は
「CLOC」なる文字を表示することになる。な
お、このクリア操作は設定キー１２ｊの操作前に
行なわなければならない。

【表】

【表】前記午前、午後情報設定用キー１２ｃ，１２
ｄ、第１のタイムスイツチのオン、オフ設定用キ
ー１２ｅ，１２ｆ並びに第２のタイムスイツチの
オン、オフ設定用キー１２ｇ，１２ｈはそれぞれ
表示用メモリ２１に対して情報を設定するときに
は一方を良とするときには他方を否とする相反的
記憶構成を取つている。例えば午前キー１２ｃを
操作したときには表示用メモリ２１のメモリ部２
１ｅに「１」が立ちメモリ部２１ｆに「０」が立
つ。又午後キー１２ｄを操作したときには表示用
メモリ２１のメモリ部２１ｆに「１」が立ちメモ
リ部２１ｅに「０」が立つ。この関係は第１、第
２のタイムスイツチのオン、オフキーについても
いえるものである。このような構成においてはタイマメモリ４，
５，６に対してタイマ情報を設定するときには入
力部１２においてモード選択スイツチ１２ａをタ
イマ設定モードSETにセツトするとデイジタル
表示器１９には空いているタイマメモリのアドレ
スが表示される。そしてこの状態で入力部１２に
おいてタイマ情報の入力操作を行なえばそのタイ
マ情報が表示されたアドレスのタイマメモリに記
憶される。したがつて使用者は空いているタイマ
メモリを確実に知ることができ、しかも入力操作
時そのタイマメモリのアドレス指定を行なう必要
がない。したがつて従来のように空いているタイ
マメモリが知らされず使用者は記憶に頼つてタイ
マメモリへのタイマ情報の設定を行なうしかな
く、しかもアドレス指定してタイマ情報を設定し
たときにその指定されたアドレスのタイマメモリ
が強制的にクリアされてしまうものと違つて大切
なタイマ情報を誤つてクリアしてしまうという虞
がない。しかも設定操作を容易に行なうことがで
きる。又、タイマメモリ４，５，６の全てにタイマ情
報が記憶されているときにはデイジタル表示器１
９に「FULL」になる文字を表示して使用者に知
らせるので、使用者はタイマメモリ４，５，６が
すべて塞がつていることを知ることができる。し
たがつて使用者は呼出モードCAにして各タイマ
メモリ４，５，６に何が入つているか確かめてか
ら優先度を比較し、これから設定したいタイマ情
報の優先度が高いときにはタイマメモリ４，５，
６の内で一番優先度の低いタイマ情報の入つてい
るタイマメモリを呼出してクリアし、新たなタイ
マ情報を設定すればよい。このようにタイマ情報
を優先度にもとづいて確実に設定することができ
る。又タイマメモリ４，５，６の全てにタイマ情
報が記憶されているときに誤つてタイマ情報の設
定操作が行なわれてもタイマ情報の表示選択回路
２０への取込みが禁止されるので表示器１９は
「FULL」表示を変化することはなく、使用者は
設定ミスを容易に気がつくことができる。なお、前記実施例ではデイジタル表示器で時刻
情報を表示するものについて述べたがかならずし
もこれに限定されるものではなく、例えばある時
刻から何時間だけタイムスイツチをオンさせると
いうように時間情報を設定できるものにおいては
時間情報の表示も行なえるものである。なお、前記実施例では２つのタイムスイツチを
制御するものについて述べたがかならずしもこれ
に限定されるものではないのは勿論である。又タ
イムスイツチの他ブザー回路を設け、そのブザー
回路をタイマ出力で付勢するようにすることもで
き、このようにすることによつてアラーム動作や
目覚し動作させることもできる。又、前記実施例では時刻カウンタとして商用電
源周波数を基準に時刻カウントするものについて
述べたがかならずしもこれに限定されるものでは
なく、例えば内部に水晶振動子等の発振器を設
け、その発振器出力を基準に時刻カウントするも
のであつてもよい。さらに、前記実施例ではタイマ動作させる時刻
情報の設定を分台までとしたがかならずしもこれ
に限定されるものではなく、例えば秒台までの時
刻情報を設定することもできる。なお、この場合
は秒未満台から秒台への桁上げ検出によつて比較
回路に時刻カウンタの時刻情報とタイマメモリの
時刻情報を比較させるようにすればよい。勿論デ
イジタル表示器としては時分秒を表示できるもの
を使用することになる。

【図面の簡単な説明】

図はこの発明の実施例を示すもので、第１図は
回路構成を示すブロツク図、第２図は入力部を示
す図、第３図はデイジタル表示器を示す図、第４
図は７セグメント表示素子のセグメント構成を示
す図、第５図はデイジタル表示器の具体的構成を
示す図、第６図は時刻カウンタの構成を示す図、
第７図はタイマメモリの構成を示す図、第８図は
表示用メモリの構成を示す図、第９図は表示用メ
モリを一時記憶器として使用するときのメモリ構
成図、第１０図は時刻情報の表示図、第１１図は
秒以下情報の表示図、第１２図および第１３図は
タイマ情報の表示図、第１４図はアドレスの表示
図、第１５図はタイマメモリに空きがないときの
文字表示図、第１６図は時刻設定開始時の文字表
示図である。２……時刻カウンタ、４，５，６……タイマメ
モリ、１２……入力部、１７……タイマメモリ設
定回路、１８……時刻カウンタ設定回路、２０…
…表示選択回路、２１……表示用メモリ。

Claims

【特許請求の範囲】１スイツチ等を制御する時刻又は時間等のタイ
マ情報を表示するデイジタル表示器を備えた時限
装置において、前記タイマ情報を設定するそれぞ
れアドレスが設定された複数個のタイマメモリ
と、この各タイマメモリに対するタイマ情報の設
定状態においてタイマ情報の設定されていないタ
イマメモリのアドレスを選択するアドレス選択回
路と、このアドレス選択回路が選択したアドレス
を前記デイジタル表示器に表示させる表示器制御
手段とを設けたことを特徴するデイジタル表示器
付時限装置。２アドレス選択回路は、アドレス選択をアドレ
スの番号順に行なうことを特徴とする特許請求の
範囲第１項記載のデイジタル表示器付時限装置。３スイツチ等を制御する時刻又は時間等のタイ
マ情報を表示するデイジタル表示器を備えた時限
装置において、前記タイマ情報を設定するそれぞ
れアドレスが設定された複数個のタイマメモリ
と、この各タイマメモリに対するタイマ情報の設
定状態においてタイマ情報の設定されていないタ
イマメモリのアドレスを選択し、かつすべてのタ
イマメモリにタイマ情報が設定されていることを
判断するとその判断内容を出力して新たなタイマ
情報の設定を禁止させるアドレス選択回路と、こ
のアドレス選択回路が選択したアドレスを前記デ
イジタル表示器に表示させるとともにそのアドレ
ス選択回路から出力される判断内容を前記デイジ
タル表示器に表示させる表示器制御手段とを設け
たことを特徴するデイジタル表示器付時限装置。