JPS62152042A - 演算処理装置 - Google Patents

演算処理装置

Info

Publication number
JPS62152042A
JPS62152042A JP60294163A JP29416385A JPS62152042A JP S62152042 A JPS62152042 A JP S62152042A JP 60294163 A JP60294163 A JP 60294163A JP 29416385 A JP29416385 A JP 29416385A JP S62152042 A JPS62152042 A JP S62152042A
Authority
JP
Japan
Prior art keywords
data
mantissa
multiplexer
arithmetic
floating point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60294163A
Other languages
English (en)
Inventor
Hideo Tanaka
秀夫 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60294163A priority Critical patent/JPS62152042A/ja
Publication of JPS62152042A publication Critical patent/JPS62152042A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は演算処理装置に関し、特に浮動小数点データを
取シ扱う演算処理装置に関するものである。
〔従来の技術〕
従来の演算処理装置では、浮動小数点データは指数部、
仮数部の2つの部分に分かれておシ、−別々に演算が行
われていた。
具体的には、ある2つの浮動小数点データの加算を行う
とすると、まず、指数部どうしで比較演算を行い、この
結果をもとに指数部の選択、及び仮数部データのシフト
を行う。つまシ、2つの指数部のうち大きい方を演算結
果の指数部とし、この2つの指数部の差をもってシフト
値とし、指数部データの小さい方の仮数部データのシフ
トを行い、桁合せ操作を行う。
次に、指数部データの大きい方の仮数部データと、桁合
せのためのシフトが行われた仮数部データとで、指定さ
れた数値演算が行われ、この結果が演算結果の仮数部と
なる。
データ処理の点からみると、以上のような数値演算以外
に論理演算も重要な要素となる。
従来の演算装置では、この数値演算と論理演算とを実行
できるものとして、A L U (Arithmeti
cand  Logic  Unit)をもっている。
そして、上記に述べた仮数部の演算処理部は、このAL
Uで構成される。
しかし、指数部のデータ処理部は、単に減算のみを行う
だけでよく、前述のALU構成をとる必要はなく、シた
がってノ1−ドウエア量も少ない。
以上のように、浮動小数点演算の処理部は、指数部デー
タの減算器及び、仮数部データのALUとで構成される
〔発明が解決しようとする問題点〕
上述した従来の浮動小数点演算装置では、指数部と仮数
部のデータ処理部が、別々となっていてかつ、指数部は
減算器構成がとられている。近年のデータ処理において
は、指数部データをも、交換する必要がある。たとえば
、指数部に対してバイアスをかけようとする場合、ある
バイアス値との加算操作が必要である。
また、指数部データのあるビット以上をマスクし、ある
一定値以上の大きさになるのを防ぐためや、ピット判定
のための論理演算操作が必要である。これらの操作にお
いては、仮数部データはそのまま影響されずに残る場合
が多い。
ここで、指数部データに上述の操作を施むす場合、一度
、仮数部データ領域に指数部データを移送し、仮数部の
演算処理部で演算を行い、この結果を再び指数部データ
領域に返送する必要がある。
以上のように、指数部ツー・夕に論理演算等の処理を施
こすためには、2度の転送操作等余分な操作が必要であ
シ、また、データ転送によってデータがこわされないよ
うに保護操作が必要であシ、これらの点で大きな欠点と
なる。
〔問題点を解決するための手段〕
本発明の演算処理装置は、2つの浮動小数点データの仮
数部の演算を行う算術論理回路と、前述の2つのデータ
の指数部を演算する減算器と、前述の算術論理回路の入
力の1つとして、仮数部、もしくは、指数部のどちらか
一方を選択するマルチプレクサ1と、算術論理回路の出
力、もしくは、演算すべき仮数部データの1つのどちら
か一方を選択し、演算結果の仮数部とするマルチプレク
サ2と、前述の減算器の出力、もしくは、算術論理回路
の出力のどちらか一方を選択し、演算結果の指数部とす
るマルチプレクサ3と、前述のマルチプレクサ2の出力
と、マルチプレクサ3の出力とを入力とし、浮動小数点
演算結果を格納するレジスタとを有している。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は1本発明の一実施例を示すものである。
第1図において、本実施例は、2つの浮動小数点データ
の仮数部を演算する算術論理回路1と、指数部データを
演算する減算器2と、前述の算術論理回路10入力を選
択するマルチプレクサ3と、算術論理回路1の出力と、
演算すべき仮数部データの1つのうちどちらかを選択す
るマルチプレクサ4と、算術論理回路1の出力と、減算
器2の出力のうちどちらか一方を選択するマルチプレク
サ5と、演算結果を格納するレジスタ6を含む。
算術論理回路1は、内部バスからの2つの浮動小数点デ
ータA、Bの仮数部の演算を行う手段であシ、減算器2
はA、Hの指数部の大小判定を行う手段である。
マルチプレクサ3は、算術論理回路1の入力である、X
、Yのうち、Yの入力として、浮動小数点データBの仮
数部データと、指数部データのどちらかを選択するもの
である。マルチプレクサ4は、算術論理回路1で演算さ
れたデータか、もしくは、演算される前の入力データで
あるYの仮数部データカのどちらか一方を選択するもの
である。
マルチプレクサ5は、減算器2の結果として出力される
指数部データかもしくは、算術論理回路1で演算された
データのどちらかを選択するものであり、レジスタ6は
、マルチプレクサ4とマルチプレクサ5とによって選択
された演算結果を格納するものである。
次に本実施例の動作を、図1に基づいて説明する。
2つの浮動小数点データであるA、Bを演算する場合で
、通常の演算を行うときを考える。
まず、A、Bそれぞれの指数部データは、減算器2で減
算され、この結果により、どちらか一方が、結果として
の減算器2の出力をなる。この出力は、指数部データの
演算を行うかどうかの選択信号aKよって、マルチプレ
クサ5で選ばれ、レジスタ6に格納される指数部データ
となる。
次に、減算器2の結果に従って、算術論理回路1で入力
データA、Bの仮数部データX、Yの演算が行われる。
そして、この結果は選択信号aによってマルチプレクサ
4によって選ばれ、レジスタ6に格納される仮数部デー
タとなる。
また、本発明に於いて、入力データの指数部に演算を施
こす場合について述べる。
まず、算術論理回路10入力であるYとして、入力デー
タBの指数部が選択信号aに従って、マルチプレクサ3
によって選ばれ入力される。
この入力されたデータと、算術論理回路1の他の入力で
あるXに入力されたデータとの間で演算が行われる。
この算術論理回路1の出力である演算結果は、選択信号
aに従ってマルチプレクf5によって選ばれ、レジスタ
6に格納される指数部データとなる。
このとき、マルチプレクサ4では、選択信号aに従って
入力データBの仮数部を選択し、レジスタ6に格納され
る仮数部データとなる。
このようにして、レジスタ6には、浮動小数点データで
ある入力Bの指数部に対して、他の入力データであるA
の値をもって演算(算術、又は、論理演算)された結果
が格納され、そのとさの仮数部のデータは変化せずに残
ることになる。
〔発明の効果〕
以上説明したように本発明は、浮動小数点の指数部デー
タに対し、仮数部の演算処理で演算処理を施し、かつ、
このとき仮数部のデータをそのまま保持することにより
、何ら指数部に対する演算回路を設けることなくハード
ウェア量を少なくして、かつ、指数部演算回路を付加し
たと同様の効果をあげることができる。
【図面の簡単な説明】 第1図は、本発明の一実施例を示した図である。 第1図において1・・・・・・算術論理回路、2・・・
・・・指数部減算器、3,4.5・・・・・・マルチプ
レクサ、68.。 ・・・レジスタ、a・・・・・・マルチプレクサ選択信
号、A。 B・・・・・・浮動小数点入力データ。 代理人 弁理士  内 原   晋  )・る 牛 / 回

Claims (1)

  1. 【特許請求の範囲】 第1、および第2の2つの浮動小数点データを演算する
    演算処理装置において、前記第1の浮動小数点データの
    指数部かまたは仮数部かを選択する第1のマルチプレク
    サと、前記第1のマルチプレクサの出力と前記第2の浮
    動小数点データの仮数部とを入力とする算術論理回路と
    、前記第1、第2の2つの浮動小数点データの指数部を
    演算する減算器と、演算結果を格納するレジスタと、前
    記算術論理回路の出かまたは、前記第1の浮動小数点デ
    ータの仮数部かを選択する。 第2のマルチプレクサと、前記減算器の出力かまたは、
    前記算術論理回路の出力かを選択する第3のマルチプレ
    クサと、前記第2のマルチプレクサの出力と、前記第3
    のマルチプレクサの出力を入力とするレジスタとを有し
    、前記第2の浮動小数点データの仮数部を単なる数値デ
    ータとして、前記算術論理回路で前記第1の浮動小数点
    データの指数部演算を行うことを特徴とする演算処理装
    置。
JP60294163A 1985-12-26 1985-12-26 演算処理装置 Pending JPS62152042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60294163A JPS62152042A (ja) 1985-12-26 1985-12-26 演算処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60294163A JPS62152042A (ja) 1985-12-26 1985-12-26 演算処理装置

Publications (1)

Publication Number Publication Date
JPS62152042A true JPS62152042A (ja) 1987-07-07

Family

ID=17804127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60294163A Pending JPS62152042A (ja) 1985-12-26 1985-12-26 演算処理装置

Country Status (1)

Country Link
JP (1) JPS62152042A (ja)

Similar Documents

Publication Publication Date Title
JP3076046B2 (ja) 例外検出回路
EP0483864A2 (en) Hardware arrangement for floating-point addition and subtraction
JPH02294819A (ja) 浮動小数点数演算処理装置
JPH07210368A (ja) 算術演算の結果として生じる正および負のオーバーフローのハードウェアによる効率的な取り扱い方法
EP0136834A2 (en) A digital circuit performing an arithmetic operation with an overflow
JPH02294820A (ja) 浮動小数点数演算処理装置および演算処理方法
US20020143837A1 (en) Microarchitecture of an artihmetic unit
JPH07210369A (ja) 並列加算および平均演算を行うための回路およびその方法
JPS62191926A (ja) 演算装置
GB1579100A (en) Digital arithmetic method and means
JP2695178B2 (ja) 演算回路
JPH01302425A (ja) 浮動小数点加減算回路
JPH0346024A (ja) 浮動小数点演算器
US6615228B1 (en) Selection based rounding system and method for floating point operations
JPS62152042A (ja) 演算処理装置
JPH04172526A (ja) 浮動小数点除算器
US20020178202A1 (en) Floating point multiplier for delimited operands
JPH07146777A (ja) 演算装置
JP2752698B2 (ja) 浮動小数点加減算回路
JPH0797312B2 (ja) 演算装置
EP0704793B1 (en) Method and circuit to compare the sum of two numbers to a third number
JPH03245226A (ja) 浮動小数点乗算装置
JPH0383126A (ja) 浮動小数点乗算器
KR200156144Y1 (ko) 절대값 계산 회로
JPH07104777B2 (ja) 浮動小数点加減算装置