JPS62152174A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS62152174A JPS62152174A JP60295229A JP29522985A JPS62152174A JP S62152174 A JPS62152174 A JP S62152174A JP 60295229 A JP60295229 A JP 60295229A JP 29522985 A JP29522985 A JP 29522985A JP S62152174 A JPS62152174 A JP S62152174A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- photosensitive resin
- mask
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は薄膜トランジスタの製造方法に関する。
特に電圧の印加により電流制御を行う自己整合型の薄膜
トランジスタの製造方法に関するものである。
トランジスタの製造方法に関するものである。
従来の技術
＠３図は従来の薄膜トランジスタの製造方法を示す図で
ある（例えば、信学技報ＥＤ８３−７０（１９８３）Ｐ
、４７）。従来の薄膜トランジスタは透明基板１１（例
えば、コーニング社製７ｏ５９ガラヌ）上に、選択的に
膜厚０，２μｍのＮ ｉ Ｃｒ膜のゲートとなる第１電
極１２を形成し、絶縁層１３としてＳ ｉＯ２を０．４
μｍ積層し、半導体層１４としてａ−３ｔ（アモルファ
スシリコン）全０．１μｍ積層し、感光性樹脂２１とし
て例えばポジ型レジストＡ Ｚ １４００−３．１ （
シブレイファーイースト社製）を塗布し、透明基板１１
側から紫外光ｌ（Ｖ長０．３〜０．４μｍ）を照射する
（第３図（ａン）。
ある（例えば、信学技報ＥＤ８３−７０（１９８３）Ｐ
、４７）。従来の薄膜トランジスタは透明基板１１（例
えば、コーニング社製７ｏ５９ガラヌ）上に、選択的に
膜厚０，２μｍのＮ ｉ Ｃｒ膜のゲートとなる第１電
極１２を形成し、絶縁層１３としてＳ ｉＯ２を０．４
μｍ積層し、半導体層１４としてａ−３ｔ（アモルファ
スシリコン）全０．１μｍ積層し、感光性樹脂２１とし
て例えばポジ型レジストＡ Ｚ １４００−３．１ （
シブレイファーイースト社製）を塗布し、透明基板１１
側から紫外光ｌ（Ｖ長０．３〜０．４μｍ）を照射する
（第３図（ａン）。
Ｎ ｉ Ｃｒ膜からなる第１電極１４は遮光膜として働
き、未露光部２１ａが残り第３図（ｂ）の如くパターン
形成される。次にオーミック接合を得るために導体層２
２としてｎ”−ａ −Ｓ ｉ （５０ｎｍ／ＮｉＣｒ（
１００ｎｍ）を順次積層しく第３図（Ｃ））、いわゆる
リフトオフ法によりフォトレジストを除去し、ソースと
なる第２電極２３、ドレインとなる第３電極２４を形成
しく第３図（ｄ））、薄膜トランジスタを製造していた
。
き、未露光部２１ａが残り第３図（ｂ）の如くパターン
形成される。次にオーミック接合を得るために導体層２
２としてｎ”−ａ −Ｓ ｉ （５０ｎｍ／ＮｉＣｒ（
１００ｎｍ）を順次積層しく第３図（Ｃ））、いわゆる
リフトオフ法によりフォトレジストを除去し、ソースと
なる第２電極２３、ドレインとなる第３電極２４を形成
しく第３図（ｄ））、薄膜トランジスタを製造していた
。
発明が解決しようとする問題点
このような従来の薄膜トランジスタの製造方法では、第
２．第３電極をリフトオフ法により製造するので、レジ
スト除去時に発生する第２．第３電極の構成材料からな
る薄片、従来例ではＮｉＣｒ薄片によシソース・ドレイ
ン間の電気的短絡、あるいはダストの原因ともなり薄膜
トランジスタの製造歩留りと共に信頼性を制限していた
。
２．第３電極をリフトオフ法により製造するので、レジ
スト除去時に発生する第２．第３電極の構成材料からな
る薄片、従来例ではＮｉＣｒ薄片によシソース・ドレイ
ン間の電気的短絡、あるいはダストの原因ともなり薄膜
トランジスタの製造歩留りと共に信頼性を制限していた
。
本発明はかかる点に鑑みてなされたもので、薄膜トラン
ジスタを全て通常のエツチング工程で製作せしめ歩留り
の良い製造方法を提供することを目的とする。
ジスタを全て通常のエツチング工程で製作せしめ歩留り
の良い製造方法を提供することを目的とする。
問題点を解決するための手段
本発明は前記問題点を解決する定め、透明基板上に第１
電極を形成する工程と、絶縁層・半導体層を形成する工
程と、イ・ガ型感光性樹脂を積層し少なくとも前記透明
基板側より露光し感光性側脂パターンを形成する工程と
、前記感光性樹脂パターンをマスクとして前記透明導電
膜を食刻することにより第２および第３電極を形成する
工程からなる製造方法とする。
電極を形成する工程と、絶縁層・半導体層を形成する工
程と、イ・ガ型感光性樹脂を積層し少なくとも前記透明
基板側より露光し感光性側脂パターンを形成する工程と
、前記感光性樹脂パターンをマスクとして前記透明導電
膜を食刻することにより第２および第３電極を形成する
工程からなる製造方法とする。
作 用
本発明のかかる製造方法とすると、第２および第３電極
に透明導電膜を用いているので、透明基板・絶縁層・半
導体層・透明導電膜の多層構造においても紫外線が透過
しうる。したがって、ソース・ドレインとなる透明導電
膜の第２．第３電極のパターン食刻を透明基板側からの
紫外光の露光を可能ならしめた。故に、薄膜トランジス
タをリフトオフ法によらずエツチング法のみで製造がで
き１歩留りの向上およびダストによる信頼性の低下を実
現できる。
に透明導電膜を用いているので、透明基板・絶縁層・半
導体層・透明導電膜の多層構造においても紫外線が透過
しうる。したがって、ソース・ドレインとなる透明導電
膜の第２．第３電極のパターン食刻を透明基板側からの
紫外光の露光を可能ならしめた。故に、薄膜トランジス
タをリフトオフ法によらずエツチング法のみで製造がで
き１歩留りの向上およびダストによる信頼性の低下を実
現できる。
実施例
第１図は本発明の薄膜トランジスタの製造方法の一実施
例の工程図である。
例の工程図である。
第１図（ａ）において、透明基板１１上に第１電極１２
を形成する工程と、絶縁層１３．半導体層１４を形成す
る工程と、透明導電膜１５を形成する工程と、ネガ型感
光性樹脂１６を積層し少なくとも透明基板１１側より紫
外光ｅにより露光し、同図（ｂ）の如く感光性樹脂パタ
ーン１６ａを形成する工程と、感光性樹脂パターン１６
ａをマスクとして透明導電膜１５を食刻することにより
第２電極１７および第３電極１８を形成する工程により
薄膜トランジスタ（同図（Ｃ））を製作する。
を形成する工程と、絶縁層１３．半導体層１４を形成す
る工程と、透明導電膜１５を形成する工程と、ネガ型感
光性樹脂１６を積層し少なくとも透明基板１１側より紫
外光ｅにより露光し、同図（ｂ）の如く感光性樹脂パタ
ーン１６ａを形成する工程と、感光性樹脂パターン１６
ａをマスクとして透明導電膜１５を食刻することにより
第２電極１７および第３電極１８を形成する工程により
薄膜トランジスタ（同図（Ｃ））を製作する。
以下に本実施例を具体的に説明する。第１図（ａ）に示
した如く透明基板１１としてガラス基板（例エバコーニ
ング社製７０６９ガラス）を使用し、ゲートとなる膜厚
１１００ｎのＮ ｉ Ｃｒ膜の第１電極１２を形成し、
絶縁層１３として膜厚６００ｎｍのＳｉＮｘ膜、半導体
層１４として膜厚１０Ｑｎｍのａ−３ｉ膜をプラズマＣ
ＶＤ法により連続堆積させた。次に透明導電膜として膜
厚１１００ｎのｉＴｏ 膜１５を堆積させた。ひき続い
て、ネガ型感光性樹脂１６（例えば、永瀬産業／コダッ
ク製ＫＭＲ７４７）を１．０μｍの膜厚で塗布し、ガラ
ス基板１１側から紫外光ｅ（波長０．３〜０．５μｍ）
を照射し、露光させた。Ｎ ｉ Ｃｒ膜からなる第１電
極１２は遮光マスクとして働くため、同図（ｂ）の如く
感光性樹脂パターン１６ａが現像・定着処理により作成
された。かかる後に、ｉＴｏ膜１６を感光性樹脂パター
ン１６ ａ ヲマスクとして食刻し、ネガ型感光性樹脂
１６を除去してソース・ドレインとなる第２電極１７と
第３電極１８を形成し薄膜トランジスタを製造した。
した如く透明基板１１としてガラス基板（例エバコーニ
ング社製７０６９ガラス）を使用し、ゲートとなる膜厚
１１００ｎのＮ ｉ Ｃｒ膜の第１電極１２を形成し、
絶縁層１３として膜厚６００ｎｍのＳｉＮｘ膜、半導体
層１４として膜厚１０Ｑｎｍのａ−３ｉ膜をプラズマＣ
ＶＤ法により連続堆積させた。次に透明導電膜として膜
厚１１００ｎのｉＴｏ 膜１５を堆積させた。ひき続い
て、ネガ型感光性樹脂１６（例えば、永瀬産業／コダッ
ク製ＫＭＲ７４７）を１．０μｍの膜厚で塗布し、ガラ
ス基板１１側から紫外光ｅ（波長０．３〜０．５μｍ）
を照射し、露光させた。Ｎ ｉ Ｃｒ膜からなる第１電
極１２は遮光マスクとして働くため、同図（ｂ）の如く
感光性樹脂パターン１６ａが現像・定着処理により作成
された。かかる後に、ｉＴｏ膜１６を感光性樹脂パター
ン１６ ａ ヲマスクとして食刻し、ネガ型感光性樹脂
１６を除去してソース・ドレインとなる第２電極１７と
第３電極１８を形成し薄膜トランジスタを製造した。
前記実施例においては、透明導電膜１５としてｉＴｏ膜
を使用し友が、オーミック接合を良好にするには膜厚５
０ｍｍのｎ”−ａ−Ｓｔ膜、更にｉＴ。
を使用し友が、オーミック接合を良好にするには膜厚５
０ｍｍのｎ”−ａ−Ｓｔ膜、更にｉＴ。
膜を順次堆積しても同様に製造でき１本発明に含丑れる
ものである。
ものである。
次に第２実施例を第２図に示す。すなわち、第１実施例
に示したｆ１η成に第２絶縁層からなるバノンベー７ヨ
ン層３１ａを設けた構成においても本発明の製造法が可
能であった。同図（ａ）の如く透明基板１１としてガラ
ス基板（例えばコーニング社製７Ｑ６９ガラス）を使用
し、ゲートとなる膜厚１００ ｎｍ１５０ ｎｍのＣｒ
／ＭｏＳｉ２膜の第１電極１２を形成し、絶縁層１３と
して膜厚４００ｎｍのＳｉＮｘ膜、半導体層１４として
膜厚１１００ｎのａ−３ｉ膜をプラズマＣＶＤ法により
連続堆積させた。更に第２絶縁層３１として膜厚２００
ｎｍのＳｉＮｘ膜を堆層させた。次にポジ型感光性樹
脂３２（例えば、シプレイフ１−イースト社製ＡＺ１４
００）を１．０μｍ の膜厚で塗布し、ガラス基板１１
側よシ紫外光ｅ（波長０．３〜０．５μｍ）を照射し、
電光させた。Ｃｒ／ＭｏＳｉ２膜からなる第１電極１２
は遮光マスクとして働き、同図中）の如くポジ型感光性
樹脂パターン３２ａが現像・定着処理により作成された
。続いて、ＳｉＮｘ膜３１をポジ型感光性樹脂パターン
３２ａをマスクとして食刻し、ポジ型感光性樹脂パター
ン３２ａを除去し、バッフベーン３フ層３１ ａｆ影形
成た（同図（Ｃ））。
に示したｆ１η成に第２絶縁層からなるバノンベー７ヨ
ン層３１ａを設けた構成においても本発明の製造法が可
能であった。同図（ａ）の如く透明基板１１としてガラ
ス基板（例えばコーニング社製７Ｑ６９ガラス）を使用
し、ゲートとなる膜厚１００ ｎｍ１５０ ｎｍのＣｒ
／ＭｏＳｉ２膜の第１電極１２を形成し、絶縁層１３と
して膜厚４００ｎｍのＳｉＮｘ膜、半導体層１４として
膜厚１１００ｎのａ−３ｉ膜をプラズマＣＶＤ法により
連続堆積させた。更に第２絶縁層３１として膜厚２００
ｎｍのＳｉＮｘ膜を堆層させた。次にポジ型感光性樹
脂３２（例えば、シプレイフ１−イースト社製ＡＺ１４
００）を１．０μｍ の膜厚で塗布し、ガラス基板１１
側よシ紫外光ｅ（波長０．３〜０．５μｍ）を照射し、
電光させた。Ｃｒ／ＭｏＳｉ２膜からなる第１電極１２
は遮光マスクとして働き、同図中）の如くポジ型感光性
樹脂パターン３２ａが現像・定着処理により作成された
。続いて、ＳｉＮｘ膜３１をポジ型感光性樹脂パターン
３２ａをマスクとして食刻し、ポジ型感光性樹脂パター
ン３２ａを除去し、バッフベーン３フ層３１ ａｆ影形
成た（同図（Ｃ））。
以上の工程に次いで、同図（Ｃ）の如く膜厚５０ｎｍ／
１１００ｎのｎ −ａ−Ｓｉ／ｉＴｏ膜３３を積層し
たのち、第１実施例と同様の工程により薄膜トランジス
タを製造した。すなわち、ｎ”−ａ−３ｔ／ｉＴ。
１１００ｎのｎ −ａ−Ｓｉ／ｉＴｏ膜３３を積層し
たのち、第１実施例と同様の工程により薄膜トランジス
タを製造した。すなわち、ｎ”−ａ−３ｔ／ｉＴ。
膜３３の積層後、ネガ型感光性樹脂１６（例えば、永瀬
産業／コダノク製ＫＭＲ７４７）を１．０ｐｍの膜厚で
塗布し、ガラス基板１１側から紫外光ｌ（波長０．３〜
０．６μｍ）を照射し、露光させた。
産業／コダノク製ＫＭＲ７４７）を１．０ｐｍの膜厚で
塗布し、ガラス基板１１側から紫外光ｌ（波長０．３〜
０．６μｍ）を照射し、露光させた。
Ｃｒ／Ｍｏ８ｔ２膜からなる第１電極１２は遮光マスク
として作用し、同図（ｄ）の如く感光性樹脂パターン１
６ｂが現像・定着によシ作成された。かかる後に、ｎ”
−ａ−３ｔ／ｉＴｏ膜３３を感光性樹脂パターン１６ｂ
をマスクとして食刻し、感光性樹脂パターン１６ｂを除
去してソース・ドレインとなる第２．第３電極３４．３
５を形成して薄膜トランジスタを同図（ｅ）の如く製造
した。
として作用し、同図（ｄ）の如く感光性樹脂パターン１
６ｂが現像・定着によシ作成された。かかる後に、ｎ”
−ａ−３ｔ／ｉＴｏ膜３３を感光性樹脂パターン１６ｂ
をマスクとして食刻し、感光性樹脂パターン１６ｂを除
去してソース・ドレインとなる第２．第３電極３４．３
５を形成して薄膜トランジスタを同図（ｅ）の如く製造
した。
本実施例において、Ｗ／Ｌ ＝５０ （ゲート幅／ゲ
ー１４）で製作した場合、ゲート・ドレイン間容量Ｃｄ
ｇ（ｏ、１ｐＦ、オフ電流Ｉ ＯＮ” ６０１１ Ａ
（ゲート電圧ｖｇ＝２Ｑｖ、ソース・ドレイン電圧ｖｄ
８＝１２ｖ）と、従来例の製造法と同様な特性が得られ
た。加えて、従来例のリフトオフ法を用いず、本発明の
特長たる食刻工程のみで薄膜トランジスタを製造できた
ため、歩留りの向上が実現できた。
ー１４）で製作した場合、ゲート・ドレイン間容量Ｃｄ
ｇ（ｏ、１ｐＦ、オフ電流Ｉ ＯＮ” ６０１１ Ａ
（ゲート電圧ｖｇ＝２Ｑｖ、ソース・ドレイン電圧ｖｄ
８＝１２ｖ）と、従来例の製造法と同様な特性が得られ
た。加えて、従来例のリフトオフ法を用いず、本発明の
特長たる食刻工程のみで薄膜トランジスタを製造できた
ため、歩留りの向上が実現できた。
前記実施例の説明において、第１電極は不透明な導電層
であればよく、ＮｉＣｒ、Ｃｒ／Ｍｏ５ｔ２膜に限定さ
れるものでない。Ｃｒ ／Ａ ｕ 、 Ａ ｌ／Ｍｏ
Ｓ ｉ ２゜Ｍｏ膜などの材料も本発明に含まれる。半
導体層はａ−３ｉ膜について説明したが、ａ−８ｔ膜に
限定されるものでなく半導体層であればよい。ａ−Ｓｔ
。
であればよく、ＮｉＣｒ、Ｃｒ／Ｍｏ５ｔ２膜に限定さ
れるものでない。Ｃｒ ／Ａ ｕ 、 Ａ ｌ／Ｍｏ
Ｓ ｉ ２゜Ｍｏ膜などの材料も本発明に含まれる。半
導体層はａ−３ｉ膜について説明したが、ａ−８ｔ膜に
限定されるものでなく半導体層であればよい。ａ−Ｓｔ
。
Ｔｅ 、 ＣｄＴｅ 、 ＣｄＳｅ 、 ａ−Ｇｅ膜な
どの材料も本発明に含ま九る。絶縁層、第２絶縁層もＳ
ｉＣ２、Ｓ ｉｅｘ膜について説明したが、絶縁体材料
であれば本発明に含まれる。例えば、Ｔａ２０６．Ａｌ
２Ｏ３，Ｙ２Ｏ５，ＺｒＯ２等のＰ２縁層も本発明に含
まれる。また、第２．第３電極は透明導電体であればよ
く、ｉＴｏ膜に限定されるものでない。例えば、５ｎ０
２膜でも同様でろり本発明に含まれる。
どの材料も本発明に含ま九る。絶縁層、第２絶縁層もＳ
ｉＣ２、Ｓ ｉｅｘ膜について説明したが、絶縁体材料
であれば本発明に含まれる。例えば、Ｔａ２０６．Ａｌ
２Ｏ３，Ｙ２Ｏ５，ＺｒＯ２等のＰ２縁層も本発明に含
まれる。また、第２．第３電極は透明導電体であればよ
く、ｉＴｏ膜に限定されるものでない。例えば、５ｎ０
２膜でも同様でろり本発明に含まれる。
発明の効果
以上述べたように、本発明によれば第２．第３電極に透
明導電膜を用いることにより、薄膜トランジスタをエツ
チング工程で製作可能にならしめたもので、ソース・ド
レイン間の電気的短絡、あるいはダストを極めて減少さ
せ歩留りを向上させたものである。加えて、ダスト等に
起因する経年の信頼性の向上を期待でき、実用上きわめ
て有用である。
明導電膜を用いることにより、薄膜トランジスタをエツ
チング工程で製作可能にならしめたもので、ソース・ド
レイン間の電気的短絡、あるいはダストを極めて減少さ
せ歩留りを向上させたものである。加えて、ダスト等に
起因する経年の信頼性の向上を期待でき、実用上きわめ
て有用である。
第１図は本発明の実施例にかかる薄膜トランジスタの製
造法を示す工程断面図、第２図は本発明の第２の実施例
にかかる薄膜トランジスタの製造法を示す工程断面図、
第３図は従来の薄膜トランジスタの製造法を示す図であ
る。 １１・・・・・・透明基板、１２・・・・・・第１電極
、１３・・・・・・絶縁層、１４・・・・・・半導体層
、１５・・・・・・透明導電膜、１６・・・・・ネガ型
感光性樹脂、１７・・・・・・第２電極、１８・・・・
・・第３電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｂ−
−一 透明＆玉 ノｚ−−−’ｆ、ｔ 噂５刷酬 ／Ｊ−−一地縁／ｉ 第 １ 図 ／クー 予導体
７Ｉに−透明環を履 ／６−７／Ｌ！：ｂ社」鳥 第２図 （（Ｌ） （Ｃ） ／Ａ
造法を示す工程断面図、第２図は本発明の第２の実施例
にかかる薄膜トランジスタの製造法を示す工程断面図、
第３図は従来の薄膜トランジスタの製造法を示す図であ
る。 １１・・・・・・透明基板、１２・・・・・・第１電極
、１３・・・・・・絶縁層、１４・・・・・・半導体層
、１５・・・・・・透明導電膜、１６・・・・・ネガ型
感光性樹脂、１７・・・・・・第２電極、１８・・・・
・・第３電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｂ−
−一 透明＆玉 ノｚ−−−’ｆ、ｔ 噂５刷酬 ／Ｊ−−一地縁／ｉ 第 １ 図 ／クー 予導体
７Ｉに−透明環を履 ／６−７／Ｌ！：ｂ社」鳥 第２図 （（Ｌ） （Ｃ） ／Ａ
Claims (2)
- （１）透明基板上に第１電極を形成する工程と、絶縁層
、半導体層を形成する工程と、透明導電膜を形成する工
程と、ネガ型感光性樹脂を積層し少なくとも前記透明基
板側より露光し感光性樹脂パターンを形成する工程と、
前記感光性樹脂パターンをマスクとして前記透明導電膜
を食刻することにより第２電極および第３電極を形成す
る工程を有することを特徴とする薄膜トランジスタの製
造方法。 - （２）半導体層上に第２絶縁膜を積層する工程と、ポジ
型感光性樹脂を積層し少なくとも前記透明基板側より露
光しポジ型感光性樹脂パターンを形成する工程、前記ポ
ジ型感光性樹脂パターンをマスクとして前記第２絶縁層
を食刻しパッシベーション層を形成する工程を有するこ
とを特徴とする特許請求の範囲第１項記載の薄膜トラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60295229A JPS62152174A (ja) | 1985-12-25 | 1985-12-25 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60295229A JPS62152174A (ja) | 1985-12-25 | 1985-12-25 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62152174A true JPS62152174A (ja) | 1987-07-07 |
Family
ID=17817881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60295229A Pending JPS62152174A (ja) | 1985-12-25 | 1985-12-25 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62152174A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0262051A (ja) * | 1988-08-26 | 1990-03-01 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| US5264383A (en) * | 1991-06-28 | 1993-11-23 | U.S. Philips Corp. | Method of manufacturing a thin film transistor |
| KR100375734B1 (ko) * | 1999-06-23 | 2003-03-15 | 비오이 하이디스 테크놀로지 주식회사 | 티에프티 어레이 기판의 제조방법 |
| US6778250B2 (en) * | 1999-05-25 | 2004-08-17 | Lg. Phillips Lcd Co., Ltd. | Liquid crystal display having aligned pixel electrodes and fabricating method thereof |
| KR100571037B1 (ko) * | 1998-11-06 | 2006-08-30 | 삼성전자주식회사 | 박막트랜지스터 소자 제조 방법 |
| US8314032B2 (en) | 2009-08-21 | 2012-11-20 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
-
1985
- 1985-12-25 JP JP60295229A patent/JPS62152174A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0262051A (ja) * | 1988-08-26 | 1990-03-01 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| US5264383A (en) * | 1991-06-28 | 1993-11-23 | U.S. Philips Corp. | Method of manufacturing a thin film transistor |
| KR100571037B1 (ko) * | 1998-11-06 | 2006-08-30 | 삼성전자주식회사 | 박막트랜지스터 소자 제조 방법 |
| US6778250B2 (en) * | 1999-05-25 | 2004-08-17 | Lg. Phillips Lcd Co., Ltd. | Liquid crystal display having aligned pixel electrodes and fabricating method thereof |
| KR100375734B1 (ko) * | 1999-06-23 | 2003-03-15 | 비오이 하이디스 테크놀로지 주식회사 | 티에프티 어레이 기판의 제조방법 |
| US8314032B2 (en) | 2009-08-21 | 2012-11-20 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4700458A (en) | Method of manufacture thin film transistor | |
| WO2015074439A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| JPH01152763A (ja) | 半導体装置の製造方法 | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPS62152174A (ja) | 薄膜トランジスタの製造方法 | |
| JPS60103677A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04171767A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0611060B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0612780B2 (ja) | 薄膜トランジスタアレイの製造法 | |
| JPH06101478B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPS6230375A (ja) | 薄膜トランジスタとその製造方法 | |
| JP3105606B2 (ja) | 液晶装置の製造方法 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62260369A (ja) | 薄膜トランジスタの製造方法 | |
| JPS60235467A (ja) | 薄膜トランジスタの製作方法 | |
| JP2537916B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6328070A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JPH03157624A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0562996A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63275167A (ja) | 密着イメ−ジセンサの製造方法 | |
| JPS60234369A (ja) | ２重ゲ−ト型薄膜トランジスタ | |
| JPS6341077A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0360042A (ja) | 薄膜トランジスタの製造方法 | |
| KR100448934B1 (ko) | 액정표시장치의제조방법 | |
| JPH04345162A (ja) | マスクおよびその製造方法 |