JPS6215921A - 電子スイツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はモノリシックＩＣ化を前提としたトランスファ
型の電子スイッチ回路に係シ、特に大振幅信号を切換え
るに好適な電子スイッチ回路に関する。

〔発明の背景〕

従来のモノリシックＩＣによるトランスファ型スイッｙ
−回路の一例として、特開昭５８．２１　５１　３０号
に開示された電子スイッチ回路がある。このスイッチの
回路構成は縦型構造となっている為入力信号のダイナミ
ックレンジが大よくとれず、目標とした１２ｄＢｓ　（
　８．７７Ｖｐ−ｐ　）の振幅をもつ信号を歪なくスイ
ッチする事ができないという問題があった。

〔発明の目的〕

本発明の目的は、前記した従来技術の問題点を除去し、
スイッチの回路構成を変更する事により、所要のダイナ
ミックレンジが得られる様にしたモノリシックＩＣ向き
の電子スイッチ回路を提供する事にある。

〔発明の概要〕

本発明の特徴は、スイッチ部の回路をカレントミラー回
路で電流源駆動とする事により、（電源電圧−１７Ｖ　
）程度の振幅を有する入力信号を歪なく切り換えること
ができるようＫした点にある。

〔発明の実施例〕

以下に、本発明の一実施例を第１図および第２図によシ
説明する。

第２図に本発明によるスイッチの機能図を示す。入力信
号は端子Ａ１および端子Ｂに印加され、端子りの制御信
号によシ、端子Ｃはスイッチングされ、端子Ａ１又はＢ
側に接続される。

これによって、端子Ｃにスイッチされた信号が得られる
。

第２図に示した機能を電子的に作成した本発明の一実施
例の電子スイッチ回路を第１図に示す。

第１図のＡ、Ｂ、ＣおよびＤは、それぞれ第２図のＡ、
Ｂ、ＣおよびＤに対応するものであシ、第１の入力端子
１は第１のトランジスタ２のペースに接続されている。

該第１のトランジスタ２のエミッタは第１のダイオード
３のカソードに接続され、該エミッタとカソードの接続
点は、トランジスタ９からなる第１の電流源に接続され
ている。同様に、第２の入力端子６は第２のトランジス
タ５０ペースに接続されておシ、そのエミッタは第２の
ダイオード４のカソードに接続され、該エミッタとカソ
ードの接続点は、トランジスタ１０からなる第２の電流
源に接続されている。また、前記第１および第２のダイ
オード３．４の１ノードは互に接続され、その接続点忙
出力端子７とトランジスタ８からなる第３の電流源が接
続されている。

第３および第４のトランジスタ１５および１６のエミッ
タは互に接続され、かつ、該第３および第４のトランジ
スタ１５および１６０ベースにはバイアス電圧を印加す
るための抵抗１３．１４：抵抗１８．１９がそれぞれ接
続されており、これらは差動型のスイッチ回路を構成し
ている。抵抗１９とアース間には第５のトランジスタ２
０が接続すれておシ、該トランジスタ２０のペースには
制御信号入力端子２３に印加される制御信号を抵抗２２
および２１で分圧した電圧が印加される。

前記第３および第４のトランジスタ１５および１６のエ
ミッタ接続点には、第６のトランジスタ１７が接続され
ている。なお、前記ダイオード１１およびトランジスタ
９は第１のカレントミラー回路を構成し、また、前記ダ
イオード１２およびトランジスタ１０は第２のカレント
ミラー回路を構成している。

今、第１図の電子スイッチ回路において、制御信号入力
端子２３にハイレベルの電圧が印加されているとすると
、この時には、抵抗２１．２２を通して第５のトランジ
スタ２０のペースにハイレベルの電圧が印加され、オン
状態となる。第３および第４のトランジスタ１５．１６
の各ペース電圧をＶＢ１５　、　ＶＢ１４とした時、ト
ランジスタ２ｏがオｙ　時Ｋ　ＶＩＮ　ａ　（ＶＨｓ　
トｆＺ　６様に、抵抗１３．１４　＞よび抵抗１８．１
９の各抵抗の値は設計されている。。

この結果、第４のトランジスタ１６はオンになシ、第３
のトランジスタ１５はオフになる。

前述のように、ダイオード１２とトランジスタ１０、な
らびに、ダイオード１１とトランジスタ９はカレントミ
ラー回路を形成している。したがって、金弟４のトラン
ジスタ１６がオンの時、第６のトランジスタ１７（電流
源）の電流はすべて第４のトランジスタ１６に流れ、か
つダイオード１２、およびトランジスタ１０のエミッタ
、コレクタ間にもほぼ同じ電流が流れる。

一方、第３のトランジスタ１５はオフの為、ダイオード
１１．およびトランジスタ９のエミッタ、コレクタ間に
は電流が流れない。

この結果、第２のトランジスタ５およびダイオード４に
電流が流れる為、第２の入力端子６忙印加された信号は
第２のトランジスタ５およびダイオード４を通って出力
端子７に出力される。−万、第１のトランジスタ２およ
びダイオ−ド３には電流が流れない為、第１の入力端子
１から入力された信号は遮断され、出力端子７には出力
されない。

以上、制御信号入力端子２３にハイレベルの電圧が印加
された時の動作について述べたが、逆に制御信号入力端
子２３にロウレベルの電圧が印加された時は、上記した
トランジスタのオン、オフの関係が逆になり、第１の入
力端子１から入力された信号が出力端子７に出力される
。

次に、本実施例の電子スイッチ回路の入力ダイナミック
幅について、制御信号入力端子２３に印加される制御信
号がロウレベルの場合を想定して説明する。回路上、電
圧が損失される部分はトランジスタ８のコレクタ、エミ
ッタ間電圧ｖｃｚａ、ダイオード乙のベース、エミッタ
間電圧Ｖｓｘｓ、　　トランジスタ９のコレクタ、エミ
ッタ間電圧Ｖｃｚｐだけであり、下式のｖｐ−ｐが有効
振幅となる。

Ｖｐ−ｐ　−Ｖｃｃ　−Ｖａｔｓ　−ＶＢＩＣＩ　−Ｖ
ａｚｐここで、歪を発生させない為の最小のコレクタ、
エミッタ間電圧を０．５Ｖ、又ベース、エミッタ間電位
を０．７ｖとするとｖｐ−ｐは■ｐ−ｐ＝　Ｖｃｃ　−
ｔ７　Ｖ　　となる。

仮に電源電圧ＶＣＣを特徴とする特許容入力ダイナミッ
ク幅は１０．５　ｖｐ−ｐとなる。

なお、Ｉ　Ｑ、３　Ｖｐ−ｐが得られる時の無信号時の
第１の入力端子１のＤＣバイアス電圧ＶＢ−Ｄｏ　は下
式より求められる。

〔発明の効果〕

本発明によれば、従来のスイッチの性能を損なう事なく
、入力ダイナミック幅の広いスイッチ回路が実現できた
。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図の機能図を示す。

Claims (2)

【特許請求の範囲】
1. （１）ペースを第１の入力端子とする第１のトランジス
   タのエミッタと第１のダイオードのカソードを接続する
   と共は、その接続点に第１の電流源を接続し、ペースを
   第２の入力端子とする第２のトランジスタのエミッタと
   第２のダイオードのカソードを接続すると共に、その接
   続点に第２の電流源を接続し、前記第１および第２のダ
   イオードのアノードの接続点と電源との間に第３の電流
   源を接続し、該接続点と該第３の電流源との間に出力端
   子を設け、前記第１および第２の電流源を別々のカレン
   トミラー回路で構成し、そのカレントミラー回路の入力
   電流を比較器の出力から得るようにした電子スイッチ回
   路。
2. （２）前記比較器が差動型のスイッチング回路からなり
   、差動対の一方の側に制御信号入力端子を設けたことを
   特徴とする前記特許請求の範囲第１項記載の電子スイッ
   チ回路。