JPS62162142A - マイクロプログラムコントロ−ル装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は例えばビデオ信号等の情報信号の処理に用い
られるプロセッサのマイクロプログラムコントロール装
置に関する。

〔発明の概要〕

この発明は外部よりのデータを外部よりのロード信号に
よってレジスタカウンタ部にロードして取り込むように
するマイクロプログラムコントロール装置において、上
記ロード信号として装置からその外部に設けられるレジ
スタに供給するイネーブル信号を用いることにより、マ
イクロインストラクションを用いることなく、データを
レジスタカウンタ部にロードできるようにてたものであ
る。

〔従来の技術〕

ビデオ画像処理システムが種々提案されている（例えば
電子通信学会論文誌８５／４ν０１．　Ｊ６Ｂ−ＤＮ［
Ｌ４、特開昭５８−２１５８１３号公報参照）。

第３図はこのビデオ画像処理装置の一例を示すものであ
る。

一般にこの種の処理装置は同図に示すように入出力部（
１）と、入力画像メモリ　（２Ａ）と出力画像メモリ　
（２Ｂ）とからなるメモリ部（２）と、データ処理部（
３）とから構成されている。

入出力部ｆ１）は、例えばビデオカメラ（４）よりのビ
デオ信号をＡ／Ｄ変換してデジタル画像データとし、こ
れを入力画像メモリ　（２Ａ）に書き込み、また、出力
画像メモリ　（２Ｂ）より処理された画像データを読み
出し、これをＤ／Ａ変換してアナログビデオ信号に戻し
、これを例えばＶ　Ｔ　Ｒ（５）に記録したり、モニタ
受像機（６）に供給してビデオ画像をモニタできるよう
にする。

メモリ部（２）への書き込み及び読み出しは画像のまと
まり、すなわち１フイールドあるいは１フレ一ム単位で
なされる。このため入力画像メモリ（２Ａ）及び（２Ｂ
）の各々は１フイールドあるいはＩフレーム分の画像デ
ータ分の容量を有するメモリを複数枚有する。

データ処理部（３）はプロセッサを有し、そのプログラ
ムに従って入力画像メモ１月２）にストアされた画像デ
ータを読み出してこれに種々の加工処理を加え、その処
理後のデータを出力画像メモリ　（２Ｂ）に書き込む処
理を行う。

データ処理部（３）のプロセッサは例えば複数枚の中位
プロセッサからなっており、その単位プロセッサの各マ
イクロプログラムメモリの内容であるマイクロプログラ
ムによる処理が協働して１つの処理がなされるようにさ
れて処理の高速化が図られている。

各単位プロセッサはマイクロプログラムコントローラを
仔する制御部と、この制御部よりのマイクロインストラ
クションにより入力画像データに対し演算処理をなす演
算部とからなる。

第４図は制御部の構成の一例で、（７０）はマイクロプ
ログラムコントローラで、この例ではＡＭＤ社のマイク
ロプログラムコントローラＡｍ２９１０カく用いられる
。また、（７１）〜（７４）はマイクロプログラムメモ
リである。マイクロプログラムコントローラ（７０）か
らはレジスタ（７５）を介してマイクロプログラムメモ
リ　（７１）〜（７４）にアドレスを供給する。

マイクロプログラムメモリ　（７１）からは、マイクロ
プログラムコントローラ（７０）のａ数のインストラク
ションのうちの１つを選択するインストラクションビッ
トが得られ、これがレジスタ（７６）を介してこのコン
トローラ（７０）のインストラクション端子■に供給さ
れる。

また、（７７）は選択器で、これには所望の１ビツトの
情報が複数個供給され、マイクロプログラムメモリ　（
７２）より読み出された情報によってそのうちの１つが
選択される。この選択器（７７）よりの選択された１ビ
ツトの情報はプログラムコントローラ　（７０）にコン
ディションコードとして供給され、これは、次のアドレ
スとして、１つ歩進したものか、ダイレクト入力５ＭＩ
Ｄに供給されるアドレスか、その他のアドレスかを選択
する情報とされる。

マイクロプログラムメモリ　（７３）からは、例えばジ
ャンプ文の行き先のアドレスの情報や、ループ回数等の
情報が得られ、これはレジスタ（７９１）にランチされ
る。

マイクロプログラムメモリ　（７４）からはマイクロイ
ンストラクションの情報が得られ、レジスタ（７８）を
介して演算部に与えられる。

このマイクロプログラムコントローラ（７０）は３つの
イネーブル信号ＰＬ、　　シＥＣＴ、ＭＡＰのうちイン
ストラクションビットに応じて−っをイネーブルとする
ようにされている。したがって、インストラクションビ
ットによりレジスタ（７９１）〜（７９３）のうちの１
つがイネーブルになり、それぞれにランチされていたア
ドレスが端子りのダイレクト入力となる。Ａｍ２９１０
の場合、端子Ｉに供給されるインストラクションビット
は４ビツトで１６通りのインストラクションがあり、そ
のうちの１・つのインストラクションで信号ＭＡＰが、
他の１つのインストラクションで信号ＶＥＣＴが、ロー
レベルとなって、レジスタ（７９３）　　（７９２）が
イネーブルとなり、他のインストラクションでは信号Ｐ
Ｌがイネーブルになる。しがし、そのインストラクショ
ンにおいて、ダイレクト入力を選択するかどうかは選択
器（７７）よりのコンディションコードによる。

ところで、前述したジャンプ文の行き先のアドレスやル
ープ回数をマイクロプログラムメモリ（７３）よりのプ
ログラムした値ではなく、演算部での処理結果により定
められる値を用いたい場合がある。このような場合には
演算部で求めた値を予めマイクロプログラムコントロー
ラのレジスタカウンタ部にロードしておき、必要なとき
にインストラクションによりこのレジスタカウンタの値
を選択してコントローラ（７０）よりの出力アドレスと
すればよい。

以上のように、ジャンプ文の行き先のアドレスやループ
回数等をコントローラ（７０）のレジスタカウンタ部に
一旦ロードする必要がある場合があるが、そのためには
コントローラ（７０）のロード端子ＲＬＤに供給するロ
ード信号をローレベルにすればよい。このロード端子Ｒ
ＬＤをローレベルにすれば、コントローラ（７０）では
インストラクション及びコンディションコードに無関係
にレジスタカウンタ部にダイレクト入力がロードされる
ようにされているからである。

そして、このロード端子ＲＬＤに供給するロード信号と
しては従来第４図のようにレジスタ（７８）よりのマイ
クロインストラクションの１ビツトが用いられ、これを
ローレベルにすることでレジスタカウンタ部へのロード
を実現している。

〔発明が解決しようとする問題点〕

従来のように、ロード信号としてマイクロインストラク
ションの１ビツトを使用してしまうと、マイクロインス
トラクションピントのビット数がそれだけ増えてしまう
。

したがって、マイクロインストラクションはその分だけ
増えてしまい、マイクロインストラクションの数を全体
的に減らしたい場合には問題となる。

Ｃ問題点を解決するための手段〕 この発明においては、ロード端子ＲＬＤよりのロード信
号によりロードされるレジスタカウンタ部（７０１）と
、インストラクションに応じて外部に設けられる複数の
レジスタ（７９１）　　（７９２）（７９３）のそれぞ
れをイネーブルにしてレジスタカウンタ部（７０１）に
入力させるための複数のイネーブル信号ＰＬ、　ＭＡＰ
、　ＶＥＣＴの発生部（７０５）とを設けるとともに上
記複数のイネーブル信号のうちの１つは上記ロード端子
ＲＬＤに与えるようにする。

〔作用〕

この１つのイネーブル信号ＶＥＣＴがイネーブル状態の
とき、このイネ−・プル信号が与えられる外部のレジス
タ（７９２）にストアされている値が上記レジスタカウ
ンタ部（７０１’）にロードされる。

〔実施例〕

第１図はこの発明によるマイクロプログラムコントロー
ル装置の一例で、この例は前述したコントローラＡｍ２
９１０を用いた装置の場合の例である。

同図において、（７０１）はレジスタカウンタ部、（７
０２）はマルチプレクサ、（７０３）はインクリメンタ
−１（７０４）はマイクロプログラムカウンタレジスタ
、（７０５）はインストラクションデコード部、（７０
６）はゼロ検出部である。

インストラクションデコード部（７０５）にはコンディ
ションコードＣＣ及びインストラクションＩｉが供給さ
れ、３つのイネーブル信号ＰＬ、ＭＡＰ。

ＶＥＣＴのうちの１つがローレベルとされるとともにマ
ルチプレクサ（７０２）にセレクト信号ＳＥが供給され
てこのマルチプレクサ（７０２）よりダイレクト入力端
りよりの値、レジスタカウンタ部（７０１）よりの値、
マイクロプログラムカウンタレジスタ（７０４”）より
の値のうちいずれかの値が、出力アドレスＹｉとして得
られる。

マルチプレクサ（７０２）の出力アドレスＹｉは、また
、インクリメンタ−（７０３）に供給され、このアドレ
スＹｉに１が加えられ、マイクロプログラムレジスタ（
７０４）に取り込まれる。したがって、マルチプレクサ
（７０２）よりこのレジスタ（７０４）の出力を選択す
るときは、■づつ歩進する順次アドレスとなる。レジス
タカウンタ部（７０１）よりの値を選択するときとダイ
レクト入力端りよりの値を選択するときは、順次アドレ
スではな（分岐となる。

インストラクションデコード部（７０５）からは、また
、インストラクションビットＩｉ及びコンディションコ
ードＣＣに応じてレジスタカウンタ部（７０１）に、そ
のときの値をホールドするか、ダイレクト入力端りより
の入力データをロードするのか、カウンタ部（７０１）
をダウンカウントさせるかの制御信号ＣＳが供給される
。

さらに、レジスタカウンタ部（７０１）には端子ＲＬＤ
よりのロード信号が供給され、このロード信号がローレ
ベルのときデコード部（７０５）よりの制御信号ＣＳに
無関係にダイレクト入力端りよりの入力データがこのレ
ジスタカウンタ部（７０１）にロードされる。

従来のループ文の場合には、特定のインストラクション
により制御信号Ｃ３がロード信号となりレジスタカウン
タ部（７０１）にダイレクト入力６ｈ　Ｄに供給される
マイクロプログラムメモリ　（７３）よりのループ回数
がロードされ、次からはループ文を繰り返すインストラ
クションによりレジスタカウンタｇ３　（７０１）がダ
ウンカウントされるとともにマルチプレクサ（７０２＞
　よりはセレクト信号ＳＥによりＬ・ジスタカウンタ部
（７０１）の出力値を選択するようにされる。そして、
カウント値が「ゼロＪになるとゼＬ１検出部（７０６’
）によりそれが検出され、その検出信号がデコード部（
７０５）に供給され、カウンタ部（７０１）のダウンカ
ウントは伴出されて「ゼロ」がボールドされるとともに
セレクト信号ＳＨによりマイクロプログラムカウンタレ
ジスタ（７０４’Ｉよりの値がマルチプレクサより選択
される。

そして、この例ではデコード部（７０５）よりのイネー
ブル信号ＶＥＣＴをロード信号としてロート端子ＲＬ　
Ｄに供給するように２つの端子を接続する。

コントローラＡｍ２９１０の場合、信号ＶＥＣＴをロー
レベルとしてこれを・イネーブル状態にするのは「ＣＪ
■」というインストラクションで、このインストラクシ
ョンでコンディションコードがハイレベルのときは分岐
せずにマイクロプログラムカウンタレジスタ（７０４）
の出力をマルチプレクサ（７０２）ヨリ得るが、コンデ
ィションコードがローレベルのときは分岐となりダイレ
クト入力端りよりのデータをマルチプレクサ（７０２）
より得るようになっている。

したがって、以上のようなマイクロプログラムコントロ
ール装置を用いた制御部の構成は第２図に示すようなも
のとなり、レジスタ（７９２）に演算部で求めたジャン
プ文の行き先やループ回数をストアしてお番ノば次のよ
うにして、マイクロインストラクションを用いることな
く、レジスタカウンタ部（７０１）にそれらの値をロー
ドできる。

すなわち、ロードしたいときにマイクロプログラムメモ
リ　（７１）のインストラクションをｒＣＪ■」にする
とともに、マイクロプログラムメモリ（７２）より選択
器（７７）からハイレベルのコンディションコードを選
択する信号を得る。すると、コンディションコードのた
めマルチプレクサ（７０２）は分岐は行われないが、イ
ンストラクションによりイネーフ゛ル（言号Ｖ　ＥＣＴ
力くローレベルとなってレジスタ（７９２）の出力がダ
イレクト入力端りに供給されるとともロード端子ＲＬＤ
もローレベルとなるからこのレジスタ（７９２）の出力
値がレジスタカウンタ部（７０１）にロードされる。

なお、インストラクションｒＣＪＶＪ本来の機能である
レジスタ　（７９２）の値に出力アドレスを分岐させる
にはコンディションコードをローレベルとずればよい。

このとき、レジスタカウンタ部（７０１）には信号ＶＥ
ＣＴがローレベルであるのでロードされてしまうがセレ
クト信号ＳＨによりマルチプレクサ（７０２）からはダ
イレクト人力ｉＤよりのデータを選択して得るので、同
等支障はない。

なお、以上はマイクロプログラムコントローラとしてＡ
ＭＤ社のＡｍ２９１０を用いた例であるが、コントロー
ラとして外部レジスタのイネーブル信号を出力として有
するとともにインストラクションに無関係にレジスタカ
ウンタ部に外部入力データをロードできるロード端子を
有するものであれば、この発明はもちろん適用可能であ
る。

〔発明の効果〕

以上のようにしてこの発明によれば、マイクロプログラ
ムコントローラのインストラクションの１つを使用する
とともに、そのインストラクションでイネーブルとなる
外部のレジスタのイネーブル信号をロード信号として用
いることによりマイクロインストラクションの１ビツト
をロード信号として用いることなく、外部よりのデータ
をマイクロプログラムコントローラのレジスタカウンタ
部にロードできる。

【図面の簡単な説明】

第１図はこの発明装置の一例のブロック図、第２図は第
１図例を用いたプログラムメモリアドレシング回路の一
例のブロック図、第３図はこの発明が通用される装置の
一例のブロック図、第４図は従来装置を用いたプログラ
ムメモリアドレシング回路の一例のブロック図である。 （７０）はマイクロプログラムコントローラ、（７０１
）はレジスタカウンタ部、（７０２）はマルチプレクサ
、（７０５）はイネーブル信裾を発生するインストラク
ションデコード部である。

Claims (1)

1. 【特許請求の範囲】 （ａ）ロード端子よりのロード信号によりロードされる
   レジスタカウンタ部と、 （ｂ）インストラクションに応じて外部に設けられる複
   数のレジスタのそれぞれをイネーブルにして上記レジス
   タカウンタ部に入力させるための複数のイネーブル信号
   の発生部とを有し、 （ｃ）上記複数のイネーブル信号のうちの１つは上記ロ
   ード端子に与えられ、 （ｄ）この１つのイネーブル信号がイネーブル状態のと
   き、このイネーブル信号が与えられる外部のレジスタに
   ストアされている値が上記レジスタカウンタ部にロード
   されるようになされたマイクロプログラムコントロール
   装置。