JPS6127775B2

JPS6127775B2 -

Info

Publication number: JPS6127775B2
Application number: JP10738478A
Authority: JP
Inventors: Yasuyuki Iwata
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1978-09-01
Filing date: 1978-09-01
Publication date: 1986-06-27
Also published as: JPS5534739A

Description

【発明の詳細な説明】本発明はマイクロプログラム制御方式の情報処
理装置に関する。

マイクロプログラム制御方式の情報処理装置に
おいてマイクロ制御の各ステツプでマイクロ制御
に必要なビツト数が異なる場合、従来次のような
方式をとつていた。

１マイクロ命令あたりのビツト数をマイクロ
制御に必要なビツト数が最大のステツプに合せ
る方式。

１マイクロ命令あたりのビツト数をｎと定め
てマイクロ制御するためにはｎビツトでは不足
するステツプのすべての制御あるいは不足する
ビツト分の制御をハードウエア制御による方
式。

しかし、上記の方式ではマイクロ命令が格納
される記憶装置の容量が必要以上に大きくなり、
の方式では制御方式の拡張性・融通性が小さく
なるという欠点があつた。

本発明の目的はマイクロ制御の各ステツプでマ
イクロ制御に必要なビツト数が異なる場合に、ハ
ードウエア制御方式によらないでマイクロ命令が
格納される記憶装置の容量を減少させることがで
きるマイクロプログラム制御装置を提供すること
にある。

前記目的を達成するために本発明によるマイク
ロプログラム制御装置はマイクロ命令が格納され
る記憶装置と、この記憶装置に格納されているマ
イクロ命令を読出しこれを保持するコントロール
レジスタと、ビツト長が１マイクロ命令のビツト
長より短い１または複数のレジスタからなるスタ
ツクと、前記マイクロ命令の指示に従つて前記コ
ントロールレジスタの情報を前記スタツクに格納
する手段と、前記コントロールレジスタ中のマイ
クロ命令の指示によりこのマイクロ命令と前記ス
タツク中の情報によつて被制御回路を制御する手
段とを含み、１マイクロ命令あたりのビツト数よ
り少ないビツト数で前記被制御回路を制御できる
ステツプの余つた部分は前記スタツクに格納し、
１マイクロ命令あたりのビツト数では不足するス
テツプでは不足するビツト数を前記スタツクから
読出してマイクロ制御を行えるように構成してあ
る。

上記構成によれば本発明の目的は完全に達成で
きる。

以下、本発明の一実施例について図面を参照し
て説明する。

図は本発明によるマイクロプログラム制御装置
の一実施例を示すブロツク図である。

図において被制御回路である演算回路１はそれ
ぞれ独立に制御できる３個の演算ブロツク２，３
および４から構成されており、演算回路１を制御
するマイクロ命令はそれぞれ１ワード長の第１マ
イクロ語と第２マイクロ語および３ビツトの制御
ビツトから構成され、各々の演算ブロツクを制御
するためには１ワード長のマイクロ語が必要であ
るとする。

コントロールストア５はマイクロ命令を格納す
る記憶装置で、読出しアドレス３０で指定される
番地のマイクロ命令がコントロールストア５から
読出されてコントロールレジスタ６にセツトされ
る。

アドレスレジスタ７は読出しアドレス３０を加
算器９で＋１した結果をセツトするレジスタで分
岐時以外の次の読出しアドレス（現読出しアドレ
ス＋１）が順次セツトされる。切替回路８は読出
しアドレス３０として使用するアドレスを選択す
るための回路で、アドレスレジスタ７を選ぶ場合
は１ステツプ前の読出しアドレスに対して＋１し
たアドレスを読出しアドレスにするときであり、
コントロールレジスタ６を選ぶ場合は、コントロ
ールレジスタ６にセツトされたマイクロ命令が分
岐用マイクロ命令であつて分岐先のアドレスを読
出しアドレスにするときである。

コントロールレジスタ６にセツトされた演算回
路１を制御するマイクロ命令の制御ビツトは信号
線３１を介してデコーダ１０に、第１マイクロ語
は信号線３２を介して切替回路１１，１９および
２０に、第２マイクロ語は信号線３３を介して切
替回路１１および２０ならびにデコーダ２３に伝
えられる。

切替回路１１はコントロールレジスタ６の第１
のマイクロ語と第２マイクロ語をデコーダ１０の
指示により選択してスタツク１２に伝える。

スタツク１２はそれぞれ１ワード幅の４個のレ
ジスタ１３，１４，１５および１６から構成され
ている。カウンタ１７はスタツク１２の４個のレ
ジスタのうちどのレジスタに切替回路１１の出力
であるマイクロ語をセツトするかを示す２ビツト
のカウンタであり、カウンタ１８はスタツク１２
の４個のレジスタのうちどのレジスタからマイク
ロ語を読出し切替回路１９および２０に送出する
かを示す２ビツトのカウンタである。カウンタ１
７および１８はともに「00」のときはレジスタ１
３を、「01」のときはレジスタ１４を、「10」のと
きはレジスタ１５を、「11」のときはレジスタ１
６を選択し、デコーダ１０からの制御信号により
＋１される。切替回路１９はスタツク１２中のマ
イクロ語とコントロールレジスタ６の第１マイク
ロ語をデコーダ１０の指示により選択してデコー
ダ２１に送出する。切替回路２０はスタツク１２
中のマイクロ語とコントロールレジスタ６の第１
マイクロ語、第２マイクロ語をデコーダ１０の指
示により選択してデコーダ２２に送出する。

デコーダ２１，２２および２３はそれぞれ演算
ブロツク２，３および４に対応しており、デコー
ダ１０からの制御信号がオン信号のときはデコー
ダ２１は切替回路１９の出力を、デコーダ２２は
切替回路２０の出力を、デコーダ２３はコントロ
ールレジスタ６の第２マイクロ語をデコードして
演算ブロツク２，３および４を制御し、デコーダ
１０からの制御信号がオフ信号のときは演算ブロ
ツクの制御は行なわない。

デコーダ１０はコントロールレジスタ６にセツ
トされたマイクロ命令の３ビツトの制御ビツトを
デコードし切替回路１１，１９および２０、スタ
ツク１２、カウンタ１７および１８、デコーダ２
１，２２および２３に制御信号に送出し以下に示
すような制御を行なう。

（制御ビツト）（制御内容） 000……切替回路１９に第１マイクロ語を切替回
路２０に第２マイクロ語を選択するよう指
示しデコーダ２１および２２にオン信号を
デコーダ２３にオフ信号を送出する。

001……切替回路１９に第１マイクロ語を選択す
るよう指示しデコーダ２１および２３にオ
ン信号をデコーダ２２にオフ信号を送出す
る。

010……切替回路２０に第１マイクロ語を選択す
るよう指示しデコーダ２２および２３にオ
ン信号をデコーダ２１にオフ信号を送出す
る。

011……切替回路１１に第２マイクロ語を選択す
るよう指示し、カウンタ１７で示されるス
タツク１２のレジスタにセツト信号を送出
し、カウンタ１７の内容を＋１する。また
切替回路１９に第１マイクロ語を選択する
よう指示しデコーダ２１にオン信号をデコ
ーダ２２および２３にオフ信号を送出す
る。

100……切替回路１１に第２マイクロ語を選択す
るよう指示し、カウンタ１７で示されるス
タツク１２のレジスタにセツト信号を送出
しカウンタ１７の内容を＋１する。また切
替回路２０に第１マイクロ語を選択するよ
う指示しデコーダ２２にオン信号をデコー
ダ２１および２３にオフ信号を送出する。

101……切替回路１１に第１マイクロ語を選択す
るよう指示しカウンタ１７で示されるスタ
ツク１２のレジスタにセツト信号を送出
し、カウンタ１７を＋１する。

またデコーダ２３にオン信号をデコーダ
２１および２２にオフ信号を送出する。

110……カウンタ１８で示されるスタツク１２の
レジスタからマイクロ語を読出しカウンタ
１８の内容を＋１する。また切替回路１９
にスタツク１２から読出されたマイクロ語
を、切替回路２０に第１マイクロ語を選択
するよう指示しデコーダ２１，２２および
２３にオン信号を送出する。

111……カウンタ１８で示されるスタツク１２の
レジスタからマイクロ語を読出しカウンタ
１８の内容を＋１する。また切替回路１９
に第１マイクロ語を、切替回路２０にスタ
ツク１２中のマイクロ語を選択するように
指示しデコーダ２１，２２および２３にオ
ン信号を送出する。

すなわち、制御ビツトが「000」であるステツ
プでは、第１マイクロ語によつて演算ブロツク２
が、第２マイクロ語によつて演算ブロツク３が制
御される。

制御ビツトが「001」であるステツプでは、第
１マイクロ語によつて演算ブロツク２が、第２マ
イクロ語によつて演算ブロツク４が制御される。

制御ビツトが「010」であるステツプでは、第
１マイクロ語によつて演算ブロツク３が、第２マ
イクロ語によつて演算ブロツク４が制御される。

制御ビツトが「011」であるステツプでは、第
１マイクロ語によつて演算ブロツク２が制御さ
れ、第２マイクロ語はカウンタ１７で示されるス
タツク１２のレジスタにセツトされるとともに、
カウンタ１７の内容は＋１される。

制御ビツトが「100」であるステツプでは第１
マイクロ語によつて演算ブロツク３が制御され、
第２マイクロ語はカウンタ１７で示されるスタツ
ク１２のレジスタにセツトされるとともに、カウ
ンタ１７の内容は＋１される。

制御ビツトが「101」のステツプでは第２マイ
クロ語によつて演算ブロツク４が制御され、第１
マイクロ語はカウンタ１７で示されるスタツク１
２のレジスタにセツトされるとともにカウンタ１
７の内容が＋１される。

制御ビツトが「110」のステツプでは、カウン
タ１８で示されるスタツク１２のレジスタから読
出されるマイクロ語によつて演算ブロツク２が、
第１マイクロ語によつて演算ブロツク３が、第２
マイクロ語によつて演算ブロツク４が制御される
とともにカウンタ１８の内容が＋１される。制御
ビツトが「111」のステツプでは、カウンタ１８
で示されるスタツク１２のレジスタから読出され
るマイクロ語によつて演算ブロツク３が、第１マ
イクロ語によつて演算ブロツク２が、第２マイク
ロ語によつて演算ブロツク４が制御されるととも
に、カウンタ１８の内容が＋１される。

本発明は以上説明したように、１マイクロ命令
あたりのビツト数より少ないビツト数で制御でき
るステツプの余分な部分をスタツクに蓄えてお
き、１マイクロ命令あたりのビツト数では不足す
るステツプの不足するビツト分を前記スタツクか
ら読出してマイクロ制御が行えるようにしてある
のでコントロールストアの容量を減少させる効果
がある。

また、従来例のところで説明した制御方式の拡
張性・融通性が低下するという問題はもちろん生
じない。

【図面の簡単な説明】

図は本発明によるマイクロプログラム制御装置
の一実施例を示すブロツク図である。１…演算回路（被制御回路）、２，３，４…演
算ブロツク、５…コントロールストア（記憶装
置）、６…コントロールレジスタ、７…アドレス
レジスタ、８，１１，１９，２０…切替回路、９
…加算器、１０，２１，２２，２３…デコーダ、
１２…スタツク、１３，１４，１５，１６…レジ
スタ、１７，１８…カウンタ。

Claims

【特許請求の範囲】

１マイクロ命令が格納される記憶装置と、この
記憶装置に格納されているマイクロ命令を読出し
これを保持するコントロールレジスタと、ビツト
長が１マイクロ命令のビツト長より短い１または
複数のレジスタからなるスタツクと、前記マイク
ロ命令の指示に従つて前記コントロールレジスタ
の情報を前記スタツクに格納する手段と、前記コ
ントロールレジスタ中のマイクロ命令の指示によ
りこのマイクロ命令と前記スタツク中の情報によ
つて被制御回路を制御する手段とを含み、１マイ
クロ命令あたりのビツト数より少ないビツト数で
前記被制御回路を制御できるステツプの余つた部
分は前記スタツクに格納し、１マイクロ命令あた
りのビツト数では不足するステツプでは不足する
ビツト数を前記スタツクから読出してマイクロ制
御を行えるように構成したマイクロプログラム制
御装置。