JPS62162299A - 半導体不揮発性メモリデ−タの書込・読出方法 - Google Patents
半導体不揮発性メモリデ−タの書込・読出方法Info
- Publication number
- JPS62162299A JPS62162299A JP61003757A JP375786A JPS62162299A JP S62162299 A JPS62162299 A JP S62162299A JP 61003757 A JP61003757 A JP 61003757A JP 375786 A JP375786 A JP 375786A JP S62162299 A JPS62162299 A JP S62162299A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- program data
- data
- bit
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＥＰＲＯＭ、ＥＥＰＲＯＭの書き込み、読み
出しの方法に関し、特に、より高信頼度ＥＰＲＯＭ／Ｅ
ＥＰＲＯＭの使用を提供するＥＰＲＯＭ、ＥＥＰＲＯＭ
の書き込み、読み出しの方法に関するものである。
出しの方法に関し、特に、より高信頼度ＥＰＲＯＭ／Ｅ
ＥＰＲＯＭの使用を提供するＥＰＲＯＭ、ＥＥＰＲＯＭ
の書き込み、読み出しの方法に関するものである。
従来、ＥＰＲＯＭは１ワード８ビット構成のものが多く
、本来のプログラム・データをそのまま書き込み、読み
出していた。このため、１ビットの誤りがあるとシステ
ムダウンにつながる可能性があり、デバイスそのものを
より高信頼性にするとか、高価なスクリーニングを通す
とかの必要があった。そこで、パリティ・チェック用の
ビットを付加した１ワード９ビット構成のＥＰＲＯＭが
最近使用されるようになってきた。
、本来のプログラム・データをそのまま書き込み、読み
出していた。このため、１ビットの誤りがあるとシステ
ムダウンにつながる可能性があり、デバイスそのものを
より高信頼性にするとか、高価なスクリーニングを通す
とかの必要があった。そこで、パリティ・チェック用の
ビットを付加した１ワード９ビット構成のＥＰＲＯＭが
最近使用されるようになってきた。
次に、上記Ｉワード９ビット構成のＥＰＲＯＭに対する
書き込み、読み出しについて第４図のフローチャートを
用いて説明する。まず、マイクロコンピュータ等のプロ
グラム・データを別途作成する。プログラム・データは
、ステップ１に示すように８ビットで構成されていると
する。次に、ステップ２に示すように、プログラム・デ
ータの内容をチェックし、「１」のビットに着目し、プ
ログラム・データ内に「１」のビットが偶数の場合、パ
リティ・ビットとして「０」を付加したものをワード（
９ビット構成）とする。逆に、プログラム・データ内に
「１」のビットが奇数の場合、パリティ・ビットとして
「ｌ」を付加したものをワードとする。表１にその具体
例を示す。
書き込み、読み出しについて第４図のフローチャートを
用いて説明する。まず、マイクロコンピュータ等のプロ
グラム・データを別途作成する。プログラム・データは
、ステップ１に示すように８ビットで構成されていると
する。次に、ステップ２に示すように、プログラム・デ
ータの内容をチェックし、「１」のビットに着目し、プ
ログラム・データ内に「１」のビットが偶数の場合、パ
リティ・ビットとして「０」を付加したものをワード（
９ビット構成）とする。逆に、プログラム・データ内に
「１」のビットが奇数の場合、パリティ・ビットとして
「ｌ」を付加したものをワードとする。表１にその具体
例を示す。
次にステップ３に示すように、上記のようにパリティ・
ビットを付加されたデータを、通常の手法により、ＥＰ
ＲＯＭ／ＥＥＰＲＯＭに書き込む。
ビットを付加されたデータを、通常の手法により、ＥＰ
ＲＯＭ／ＥＥＰＲＯＭに書き込む。
次に、ステップ４に示す読み出しに際しては、一度ＥＦ
ＲＯＭから読み出した９ビット構成のデータに対してパ
リティ検査を行なう。すなわち、ステップ５に示すよう
に、ワード内に存在する「１」のビット数をカウントし
、偶数か奇数かを判定する。判定の結果、「１」のビッ
ト数が偶数なら、ステップ６に示すように、プログラム
・データ８ビットを誤りなしとして処理し、ｒｌＪのビ
ン）Ｒが奇数なら、ステップ７に示すように、誤りが発
生したとして異常発生の処理をすればよい。
ＲＯＭから読み出した９ビット構成のデータに対してパ
リティ検査を行なう。すなわち、ステップ５に示すよう
に、ワード内に存在する「１」のビット数をカウントし
、偶数か奇数かを判定する。判定の結果、「１」のビッ
ト数が偶数なら、ステップ６に示すように、プログラム
・データ８ビットを誤りなしとして処理し、ｒｌＪのビ
ン）Ｒが奇数なら、ステップ７に示すように、誤りが発
生したとして異常発生の処理をすればよい。
従来のＥＰＲＯＭ／ＥＥＰＲＯＭの書き込み。
読み出しの方法は上記のように構成されていたので、メ
モリ自体に１ビットの誤りが生じるとシステムの信頬性
が損なわれるという問題があった。
モリ自体に１ビットの誤りが生じるとシステムの信頬性
が損なわれるという問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、１ビットの誤りに対して高信頼
性を獲得し得る書き込み、読み出しの方法を提供するこ
とにある。
の目的とするところは、１ビットの誤りに対して高信頼
性を獲得し得る書き込み、読み出しの方法を提供するこ
とにある。
このような目的を達成するために本発明は、ワードを構
成するデータ・ビットの少なくとも１ビットのデータ・
ビットをチェック・ビットとし、残りのデータ・ビット
をプログラム・データとし、プログラム・データ・ビッ
トの内容によりゲートに電荷を注入するピントが半数を
超える場合はチェック・ビットを電荷注入タイプとする
と共にプログラム・データ・ビットの内容を反転して書
き込み、プログラム・データ・ビットの内容によりゲー
トに電荷を注入するビットが半数以下の場合はチェック
・ビットを電荷無注入タイプとすると共にプログラム・
データ・ビットの内容を反転せずに書き込み、読み出し
時のチェック・ビットが電荷注入タイプならメモリから
読み出したプログラム・データを反転して出力し、読み
出し時のチェック・ピントが電荷無注入タイプならメモ
リから読み出したプログラム・データを非反転で出力す
るようにしたものである。
成するデータ・ビットの少なくとも１ビットのデータ・
ビットをチェック・ビットとし、残りのデータ・ビット
をプログラム・データとし、プログラム・データ・ビッ
トの内容によりゲートに電荷を注入するピントが半数を
超える場合はチェック・ビットを電荷注入タイプとする
と共にプログラム・データ・ビットの内容を反転して書
き込み、プログラム・データ・ビットの内容によりゲー
トに電荷を注入するビットが半数以下の場合はチェック
・ビットを電荷無注入タイプとすると共にプログラム・
データ・ビットの内容を反転せずに書き込み、読み出し
時のチェック・ビットが電荷注入タイプならメモリから
読み出したプログラム・データを反転して出力し、読み
出し時のチェック・ピントが電荷無注入タイプならメモ
リから読み出したプログラム・データを非反転で出力す
るようにしたものである。
本発明においては、ＥＰＲＯＭにマイクロ・プロセッサ
等のプログラム・データを書き込み、読み出す際、チェ
ック・ビットを付加し、ＥＰＲＯＭの書き込みビットを
減少せしめる。
等のプログラム・データを書き込み、読み出す際、チェ
ック・ビットを付加し、ＥＰＲＯＭの書き込みビットを
減少せしめる。
まず、ＥＰＲＯＭの構成・動作等について説明する。本
来ＥＰＲＯＭのメモリセルは第２図に示すようなＦＡＭ
Ｏ３構造であり、第２図（ａ）は消去状態を示し、第２
図（ｂｌは書き込み状態を示す。第２図において、１１
は単結晶半導体基板、１２および１３は基板と反対等電
型のソース拡散層およびドレイン拡散層、１４は電子が
注入されるフローティング・ゲート、１５は書き込み、
読み出しを制御するコントロール・ゲート、１６は基板
とフローティング・ゲートとの間の酸化膜、１７はフロ
ーティング・ゲート上の酸化膜である。
来ＥＰＲＯＭのメモリセルは第２図に示すようなＦＡＭ
Ｏ３構造であり、第２図（ａ）は消去状態を示し、第２
図（ｂｌは書き込み状態を示す。第２図において、１１
は単結晶半導体基板、１２および１３は基板と反対等電
型のソース拡散層およびドレイン拡散層、１４は電子が
注入されるフローティング・ゲート、１５は書き込み、
読み出しを制御するコントロール・ゲート、１６は基板
とフローティング・ゲートとの間の酸化膜、１７はフロ
ーティング・ゲート上の酸化膜である。
この構造では、第２図（ｂｌに示す書き込み状態と第２
図（ａｌに示す消去状態とでは異なったエネルギー状態
をとる。消去状態ではエネルギー的に平衡であると考え
られ、書き込みというのは、消去状態という平衡状態に
対して、なだれ降伏により電子をフローティング・ゲー
トに注入させるものであるため、書き込み状態において
は、フローティング・ゲート上の余剰の電子は、基板ま
たはコントロール・ゲートにもどろうとする。
図（ａｌに示す消去状態とでは異なったエネルギー状態
をとる。消去状態ではエネルギー的に平衡であると考え
られ、書き込みというのは、消去状態という平衡状態に
対して、なだれ降伏により電子をフローティング・ゲー
トに注入させるものであるため、書き込み状態において
は、フローティング・ゲート上の余剰の電子は、基板ま
たはコントロール・ゲートにもどろうとする。
また、我々の実験結果から、フローティング・ゲート型
プログラマブル・メモリにおいては、適正な製造条件の
制御と適当なスクリーニングを経た後の記憶保持特性は
、フローティング・ゲートに注入された電荷の保持の程
度に依存し、したがって、ＥＰＲＯＭを動作させるに当
たり、より消去状態の割合が高い状態で動作させる方が
より安定であり、すなわち、より高信頼性を獲得できる
。
プログラマブル・メモリにおいては、適正な製造条件の
制御と適当なスクリーニングを経た後の記憶保持特性は
、フローティング・ゲートに注入された電荷の保持の程
度に依存し、したがって、ＥＰＲＯＭを動作させるに当
たり、より消去状態の割合が高い状態で動作させる方が
より安定であり、すなわち、より高信頼性を獲得できる
。
本発明はこの点に着目してなされたものである。
以下、本発明に係わる半導体不揮発性メモリデーりの書
込・読出方法の一実施例について第１図、第３図１表２
を用いて説明する。第１図において、まず、ステップ２
１に示すような８ビットのマイクロ・プロセッサ等のプ
ログラム・データに対し、ステップ２２に示すように、
プログラム・データ内の「０」のビット数をカウントす
る。ここで、ステップ２３に示すように、「０」ビット
数がプログラム・データ・ビット数の半数を超えるなら
、チェック・ビット「０」として付加し、本来のプログ
ラム・データを反転したものをＥＰＲＯＭへの書き込み
データとする。
込・読出方法の一実施例について第１図、第３図１表２
を用いて説明する。第１図において、まず、ステップ２
１に示すような８ビットのマイクロ・プロセッサ等のプ
ログラム・データに対し、ステップ２２に示すように、
プログラム・データ内の「０」のビット数をカウントす
る。ここで、ステップ２３に示すように、「０」ビット
数がプログラム・データ・ビット数の半数を超えるなら
、チェック・ビット「０」として付加し、本来のプログ
ラム・データを反転したものをＥＰＲＯＭへの書き込み
データとする。
プログラム・データ′内の「０」のビット数が半数以下
の場合は、ステップ２４に示すように、チェック・ビッ
トを「１」として付加すると共に、プログラム・データ
を非反転としたものをＥＰＲＯＭへの書き込みデータと
する。本来のプログラム・データ（上段）と本発明にお
ける書き込みデータ（下段）とチェック・ビットとの関
係を表２に示す。
の場合は、ステップ２４に示すように、チェック・ビッ
トを「１」として付加すると共に、プログラム・データ
を非反転としたものをＥＰＲＯＭへの書き込みデータと
する。本来のプログラム・データ（上段）と本発明にお
ける書き込みデータ（下段）とチェック・ビットとの関
係を表２に示す。
次にステップ２５に示すように、上記処理を施した書き
込みデータを通常の方法でＥＰＲＯＭに書き込む。
込みデータを通常の方法でＥＰＲＯＭに書き込む。
次に、ステップ２６に示すように、ＥＰＲＯＭからプロ
グラム・データを読み出す。読み出したデータは、まず
ステップ２７において、チェック・ビットが「０」か「
１」かの検査を行なう。ここで、チェック・ビットが「
０」の場合、ステップ２８に示すように、読み出したプ
ログラム・データの内容を反転して使用する。チェ・７
り・ビットがｒｌＪの場合は、ステップ２９に示すよう
に、プログラム・データを非反転として使用する。
グラム・データを読み出す。読み出したデータは、まず
ステップ２７において、チェック・ビットが「０」か「
１」かの検査を行なう。ここで、チェック・ビットが「
０」の場合、ステップ２８に示すように、読み出したプ
ログラム・データの内容を反転して使用する。チェ・７
り・ビットがｒｌＪの場合は、ステップ２９に示すよう
に、プログラム・データを非反転として使用する。
上記の説明では、フローティング・ゲートに電子が注入
された状態をｒＯＪ （ｒ書き込み状態」ともいう）
、紫外線を照射することによりフローティング・ゲート
に電子が注入されていない状態をｒｌＪ （ｒ消去状
態」ともいう）として説明した。この状態設定は、従来
からの一般的な状態設定である。
された状態をｒＯＪ （ｒ書き込み状態」ともいう）
、紫外線を照射することによりフローティング・ゲート
に電子が注入されていない状態をｒｌＪ （ｒ消去状
態」ともいう）として説明した。この状態設定は、従来
からの一般的な状態設定である。
上記のように構成すると、８ビット構成のプログラム・
データを考えた場合、プログラム・データがランダムに
書き込まれると仮定すれば、１ワードの取り得るデータ
数は２８＝２５６通り存在する。１データにおける書き
込みビットＲとその書き込みビット数で取り得るデータ
の度数との関係を第３図に示す。これより、パリティ・
ビットを付加する９ビット構成の従来法による書き込み
方法であれば、ランダムなプログラム・データを２５６
ワード書く場合、平均書き込みビット数は、ＩＸ１＋Ｉ
Ｘ８＋３Ｘ２８＋３Ｘ５６＋５Ｘ７０＋５Ｘ５６＋７Ｘ
２８＋７Ｘ８＋９Ｘ１＝１１５２（ビット） となる。
データを考えた場合、プログラム・データがランダムに
書き込まれると仮定すれば、１ワードの取り得るデータ
数は２８＝２５６通り存在する。１データにおける書き
込みビットＲとその書き込みビット数で取り得るデータ
の度数との関係を第３図に示す。これより、パリティ・
ビットを付加する９ビット構成の従来法による書き込み
方法であれば、ランダムなプログラム・データを２５６
ワード書く場合、平均書き込みビット数は、ＩＸ１＋Ｉ
Ｘ８＋３Ｘ２８＋３Ｘ５６＋５Ｘ７０＋５Ｘ５６＋７Ｘ
２８＋７Ｘ８＋９Ｘ１＝１１５２（ビット） となる。
これに対してに本実施例の場合の平均書き込みビット数
は、 ＯＸ１＋ＩＸ８＋２Ｘ２８＋３Ｘ５６＋４Ｘ７０＋４Ｘ
５６＋３Ｘ２８＋２Ｘ８＋ｌＸ１＝８３７ （ビット
） となる。
は、 ＯＸ１＋ＩＸ８＋２Ｘ２８＋３Ｘ５６＋４Ｘ７０＋４Ｘ
５６＋３Ｘ２８＋２Ｘ８＋ｌＸ１＝８３７ （ビット
） となる。
従って、本実施例における書き込み方法により、明らか
に書き込みビット数は減少する。
に書き込みビット数は減少する。
我々の実験結果によると、製造条件の厳格な制御と適切
なスクリーニングを施したＥＰＲＯＭの記憶保持特性は
、フローティング・ゲートに電子を注入した書き込み状
態の電子が揮発するモードで決まる。したがって、消去
状態のビット数が多い側で使用することは信頼性を向上
するのに寄与する。また、マイクロコンピュータ等のプ
ログラム・データをＥＰＲＯＭに格納する場合、そのす
べての記憶領域をちょうど使い切る場合はまれであり、
実際は、プログラム・データが終了した番地以降は、８
ピント共「１」またはｒＯＪデータをダミーとして入れ
て処理する。従来から、そのような場合、８ビット共「
０」データを入れる場合がほとんどであり、本実施例の
ように書き込み、読み出しを行なうと、実際の書き込み
ビット数を大幅に減少させることができ、高信頼性を得
ることができる。
なスクリーニングを施したＥＰＲＯＭの記憶保持特性は
、フローティング・ゲートに電子を注入した書き込み状
態の電子が揮発するモードで決まる。したがって、消去
状態のビット数が多い側で使用することは信頼性を向上
するのに寄与する。また、マイクロコンピュータ等のプ
ログラム・データをＥＰＲＯＭに格納する場合、そのす
べての記憶領域をちょうど使い切る場合はまれであり、
実際は、プログラム・データが終了した番地以降は、８
ピント共「１」またはｒＯＪデータをダミーとして入れ
て処理する。従来から、そのような場合、８ビット共「
０」データを入れる場合がほとんどであり、本実施例の
ように書き込み、読み出しを行なうと、実際の書き込み
ビット数を大幅に減少させることができ、高信頼性を得
ることができる。
なお、上記実施例では、ＥＰＲＯＭを例に説明したが、
ＥＥＰＲＯＭでも同様の効果を奏する。
ＥＥＰＲＯＭでも同様の効果を奏する。
また、プログラム・データのビット長８ビットの例につ
いて説明したが、それより少なくても多くても同様の効
果を奏する。特にマイクロ・プロセッサは１６ビットが
主流となり、３２ビットへと移行して行くのは時間の問
題であり、プログラム・データのビット長が長ければ長
いほど大きな効果を奏する。
いて説明したが、それより少なくても多くても同様の効
果を奏する。特にマイクロ・プロセッサは１６ビットが
主流となり、３２ビットへと移行して行くのは時間の問
題であり、プログラム・データのビット長が長ければ長
いほど大きな効果を奏する。
また、チェック・ビットは１ビットの例を示したが、そ
れ以上でも何ら問題はない。
れ以上でも何ら問題はない。
ざらに、上記実施例ではマイクロ・プロセッサ等のプロ
グラム・データを例に説明したが、漢字発生用フォント
・データでもよく、音声合成用のデジタル・データ等、
繰り返し読み出しを必要とする情報をデジタル化したデ
ータであればよいことはいうまでもない。
グラム・データを例に説明したが、漢字発生用フォント
・データでもよく、音声合成用のデジタル・データ等、
繰り返し読み出しを必要とする情報をデジタル化したデ
ータであればよいことはいうまでもない。
以上説明したように本発明は、プログラム・データ・ビ
ットの内容によりゲートに電荷を注入するビットが半数
を超える場合はチェック・ビットを電荷注入タイプとす
ると共にプログラム・データ・ビットの内容を反転して
書き込み、プログラム・データ・ビットの内容によりゲ
ートに電荷を注入するビットが半数以下の場合はチェッ
ク・ビットを電荷無注入タイプとすると共にプログラム
・データ・ビットの内容を反転せずに書き込むことによ
り、結果として電荷注入タイプのメモリビット数を減少
してデータ揮発の可能性を減じることができるので、高
信頼のメモリ続出・書込システムを得ることができる効
果がある。
ットの内容によりゲートに電荷を注入するビットが半数
を超える場合はチェック・ビットを電荷注入タイプとす
ると共にプログラム・データ・ビットの内容を反転して
書き込み、プログラム・データ・ビットの内容によりゲ
ートに電荷を注入するビットが半数以下の場合はチェッ
ク・ビットを電荷無注入タイプとすると共にプログラム
・データ・ビットの内容を反転せずに書き込むことによ
り、結果として電荷注入タイプのメモリビット数を減少
してデータ揮発の可能性を減じることができるので、高
信頼のメモリ続出・書込システムを得ることができる効
果がある。
第１図は本発明に係わる半導体不揮発性メモリデータの
書込・読出方法の一実施例を説明するためのフローチャ
ート、第２図は一般的なＥＦＲＯＭの構造を示す断面図
、第３図は書き込みビット数とその書き込みビット数で
取り得るデータの度数との関係を示すグラフ、第４図は
従来の半導体不揮発性メモリデータの書込・読出方法を
説明するためのフローチャートである。
書込・読出方法の一実施例を説明するためのフローチャ
ート、第２図は一般的なＥＦＲＯＭの構造を示す断面図
、第３図は書き込みビット数とその書き込みビット数で
取り得るデータの度数との関係を示すグラフ、第４図は
従来の半導体不揮発性メモリデータの書込・読出方法を
説明するためのフローチャートである。
Claims (1)
- 単結晶半導体基板上に形成された不揮発性メモリにおけ
るデータの書込・読出方法において、ワードを構成する
データ・ビットの少なくとも１ビットのデータ・ビット
をチェック・ビットとし、残りのデータ・ビットをプロ
グラム・データとし、前記プログラム・データ・ビット
の内容によりゲートに電荷を注入するビットが半数を超
える場合は前記チェック・ビットを電荷注入タイプとす
ると共に前記プログラム・データ・ビットの内容を反転
して書き込み、前記プログラム・データ・ビットの内容
によりゲートに電荷を注入するビットが半数以下の場合
はチェック・ビットを電荷無注入タイプとすると共に前
記プログラム・データ・ビットの内容を反転せずに書き
込み、読み出し時のチェック・ビットが電荷注入タイプ
ならメモリから読み出したプログラム・データを反転し
て出力し、読み出し時のチェック・ビットが電荷無注入
タイプならメモリから読み出したプログラム・データを
非反転で出力することを特徴とする半導体不揮発性メモ
リデータの書込・読出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61003757A JPS62162299A (ja) | 1986-01-10 | 1986-01-10 | 半導体不揮発性メモリデ−タの書込・読出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61003757A JPS62162299A (ja) | 1986-01-10 | 1986-01-10 | 半導体不揮発性メモリデ−タの書込・読出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62162299A true JPS62162299A (ja) | 1987-07-18 |
Family
ID=11566051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61003757A Pending JPS62162299A (ja) | 1986-01-10 | 1986-01-10 | 半導体不揮発性メモリデ−タの書込・読出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62162299A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03171497A (ja) * | 1989-11-29 | 1991-07-24 | Matsushita Electric Ind Co Ltd | データ処理装置 |
| JPH0745085A (ja) * | 1993-07-30 | 1995-02-14 | Tec Corp | データ書込装置及びデータ読取装置 |
| US7362620B2 (en) | 2005-03-31 | 2008-04-22 | Spansion Llc | Semiconductor device and method of controlling the same |
| US7450419B2 (en) | 2005-12-13 | 2008-11-11 | Spansion Llc | Semiconductor device and control method therefor |
| JP2011204304A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | データ記憶装置、及びその書き込み方法 |
| JP2014063503A (ja) * | 2013-11-07 | 2014-04-10 | Univ Of Tokyo | データ入出力制御装置および半導体記憶装置システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5152743A (en) * | 1974-11-02 | 1976-05-10 | Nippon Electric Co | Deetawaadono kiokuhoshiki |
-
1986
- 1986-01-10 JP JP61003757A patent/JPS62162299A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5152743A (en) * | 1974-11-02 | 1976-05-10 | Nippon Electric Co | Deetawaadono kiokuhoshiki |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03171497A (ja) * | 1989-11-29 | 1991-07-24 | Matsushita Electric Ind Co Ltd | データ処理装置 |
| JPH0745085A (ja) * | 1993-07-30 | 1995-02-14 | Tec Corp | データ書込装置及びデータ読取装置 |
| US7362620B2 (en) | 2005-03-31 | 2008-04-22 | Spansion Llc | Semiconductor device and method of controlling the same |
| US7450419B2 (en) | 2005-12-13 | 2008-11-11 | Spansion Llc | Semiconductor device and control method therefor |
| JP2011204304A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | データ記憶装置、及びその書き込み方法 |
| JP2014063503A (ja) * | 2013-11-07 | 2014-04-10 | Univ Of Tokyo | データ入出力制御装置および半導体記憶装置システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7898859B2 (en) | Use of emerging non-volatile memory elements with flash memory | |
| US7843732B2 (en) | Methods of operating multi-bit flash memory devices and related systems | |
| JP3176019B2 (ja) | 不揮発性半導体記憶部を含む記憶システム | |
| KR100870392B1 (ko) | 시스템 및 데이터 저장 방법 | |
| US20120166906A1 (en) | Memory system and control method thereof | |
| CN111540398B (zh) | 用于对存储器装置的存储器单元进行编程的方法和相关存储器装置 | |
| US20030126513A1 (en) | Secure EEPROM memory comprising an error correction circuit | |
| JP2006018373A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| EP2179362B1 (en) | Memory system | |
| JPS62162299A (ja) | 半導体不揮発性メモリデ−タの書込・読出方法 | |
| US9053011B2 (en) | Selective protection of lower page data during upper page write | |
| CN111383697A (zh) | 用于部分页编程的位扫描方法，部分页编程方法及非易失性存储器 | |
| US8886876B2 (en) | Protecting groups of memory cells in a memory device | |
| KR20200069892A (ko) | 메모리 시스템 및 이의 동작 방법 | |
| US8310869B2 (en) | Nonvolatile memory device, system, and programming method | |
| JPS63165934A (ja) | 消去及び再書き込み可能なｒｏｍ用保護装置 | |
| US8824203B2 (en) | Multiple step programming in a memory device | |
| CN107025937A (zh) | 存储器的读取方法与存储器装置 | |
| JPS63244499A (ja) | 半導体装置 | |
| JPS62241199A (ja) | 半導体記憶装置 | |
| JP2009064494A (ja) | メモリ制御回路、半導体集積回路、不揮発性メモリのベリファイ方法 | |
| US20040205291A1 (en) | Method of updating data for a non-volatile memory | |
| JPH02108299A (ja) | 半導体メモリ装置 | |
| JPH02152100A (ja) | 半導体記憶装置 | |
| JPH01264699A (ja) | 不揮発性半導体記憶装置 |