JPS6216276A - デ−タセパレ−タ回路 - Google Patents
デ−タセパレ−タ回路Info
- Publication number
- JPS6216276A JPS6216276A JP15399285A JP15399285A JPS6216276A JP S6216276 A JPS6216276 A JP S6216276A JP 15399285 A JP15399285 A JP 15399285A JP 15399285 A JP15399285 A JP 15399285A JP S6216276 A JPS6216276 A JP S6216276A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- clock
- data separator
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はデータセパレータ回路に係り、特に読みだしデ
ータの不連続な動きに対しても安定性の高いデータセパ
レータ回路に関する０〔発明の背景〕 磁気ディスク等のシステムで、磁気媒体から読みだした
データをｐ Ｌ Ｌ （ｐｈａｓｅ ＬｏｃｋｅｄＬｏ
ｏｐ）へ与え、読みだしデータに含まれるクロックを分
離する。この部分をデータセパレータ回路と呼ぶ。
ータの不連続な動きに対しても安定性の高いデータセパ
レータ回路に関する０〔発明の背景〕 磁気ディスク等のシステムで、磁気媒体から読みだした
データをｐ Ｌ Ｌ （ｐｈａｓｅ ＬｏｃｋｅｄＬｏ
ｏｐ）へ与え、読みだしデータに含まれるクロックを分
離する。この部分をデータセパレータ回路と呼ぶ。
第３図にデータセパレータ回路の構成を示す。
位相比較器１．ａ−パスフィルタ２．電圧制御発振器（
Ｖｏｌｔａｇｅ ＣｏｎｔｒｏｌｌｅｄΩａｃｉｌｌａ
ｔｏｒ ） ３からなる。
Ｖｏｌｔａｇｅ ＣｏｎｔｒｏｌｌｅｄΩａｃｉｌｌａ
ｔｏｒ ） ３からなる。
第４図にデータセパレータ回路の動作タイミングを示す
。読みだしデータ１１とｖＣＯクロッ゛り１２を位相比
較器１で比較する。読みだし信号１１がｖＣＯクロック
１２に対して位相が進んでいたとき、位相進み信号１３
を、逆に位相が遅れていたときは、位相遅れ信号１４を
だす。ローパスフィルタ２は、位相進み信号１３と位相
遅れ信号１４から、これを平滑化しｖＣＯ制御電圧１５
とする。このようにしてＰＬＬが動作すると、読みだし
データ１１とｖＣＯクロック１２の位相を一致させるよ
うに動作する。データセパレータ回路として、読みだし
データと同期したＶＣＱクロツク１２を得る。
。読みだしデータ１１とｖＣＯクロッ゛り１２を位相比
較器１で比較する。読みだし信号１１がｖＣＯクロック
１２に対して位相が進んでいたとき、位相進み信号１３
を、逆に位相が遅れていたときは、位相遅れ信号１４を
だす。ローパスフィルタ２は、位相進み信号１３と位相
遅れ信号１４から、これを平滑化しｖＣＯ制御電圧１５
とする。このようにしてＰＬＬが動作すると、読みだし
データ１１とｖＣＯクロック１２の位相を一致させるよ
うに動作する。データセパレータ回路として、読みだし
データと同期したＶＣＱクロツク１２を得る。
磁気ディスクでは、記録時にＭＦＭ変調等の変調を行う
が、そのために読みだし信号１１の周期は色々・と変わ
る。一般的なＭＦＭ変調では、読みだし信号１１の周期
はｖＣＯクロック１２の周期を１単位とすると、２・５
・４０３つの周期になる。
が、そのために読みだし信号１１の周期は色々・と変わ
る。一般的なＭＦＭ変調では、読みだし信号１１の周期
はｖＣＯクロック１２の周期を１単位とすると、２・５
・４０３つの周期になる。
第４図の動作タイミング例は２単位の周期をもつ読みだ
し信号での例である。
し信号での例である。
ところで、従来のデータセパレータ回路では、読みだし
信号をすべてｖＣＯクロックと位相比較しているため番
こ、読みだし信号自体が不連続な場合などにＰＬＬが過
度に応答し、安定な状態になるまでに長時間を要しなり
する欠点があった。
信号をすべてｖＣＯクロックと位相比較しているため番
こ、読みだし信号自体が不連続な場合などにＰＬＬが過
度に応答し、安定な状態になるまでに長時間を要しなり
する欠点があった。
本発明の目的は、上述した従来のデータセパレータ回路
の欠点を除去し、磁気記録媒体からの読みだし信号が不
連続な場合にも、ＰＬＬが安定に動作し、速やかに安定
な状態に回復するデータセパレータ回路を提供すること
にある。
の欠点を除去し、磁気記録媒体からの読みだし信号が不
連続な場合にも、ＰＬＬが安定に動作し、速やかに安定
な状態に回復するデータセパレータ回路を提供すること
にある。
本発明では、上記の目的を実現するために、読みだし信
号とｖＣＯクロックを比較した後、一定の期間を位相比
較禁止とし、読みだし信号が不連続な場合もＰＬＬが過
度に応答することを禁止している。
号とｖＣＯクロックを比較した後、一定の期間を位相比
較禁止とし、読みだし信号が不連続な場合もＰＬＬが過
度に応答することを禁止している。
本発明の一実施例の構成を第１図に、その動作タイミン
グを第２図に示す。
グを第２図に示す。
本発明によるデータセパレータ回路の位相比較器部分を
第１図に示した。磁気記録媒体からの読みだし信号１１
とｖＣＯクロック１２から、位相進み信号１３と位相遅
れ信号１４をだす。フリップフロップ２１．遅延素子２
２．クリップ７０ツグ２３．７リツプフロツプ２４．及
びゲート２６からなる部分は、一般に使われる位相比較
回路と同じ構成である。その動作を第２図を用いて説明
する。読みだし信号１１を７リツプフロツプ２１ツクロ
ツク入力しＱ出力３１を得る○Ｑ出力３１と後述する比
較許可信号３６がともにＨｉ ｇｈのとき、フリップ７
０ツブ２３と７リツプフロツプ２４をリセット状態から
解除する。
第１図に示した。磁気記録媒体からの読みだし信号１１
とｖＣＯクロック１２から、位相進み信号１３と位相遅
れ信号１４をだす。フリップフロップ２１．遅延素子２
２．クリップ７０ツグ２３．７リツプフロツプ２４．及
びゲート２６からなる部分は、一般に使われる位相比較
回路と同じ構成である。その動作を第２図を用いて説明
する。読みだし信号１１を７リツプフロツプ２１ツクロ
ツク入力しＱ出力３１を得る○Ｑ出力３１と後述する比
較許可信号３６がともにＨｉ ｇｈのとき、フリップ７
０ツブ２３と７リツプフロツプ２４をリセット状態から
解除する。
次に、読みだし信号１１を遅延素子２２を通して遅らせ
た信号３０を７リツプ７０ツブ２３のクロックへ、ＶＣ
Ｏクロック１２を７リツプフロツプ２４のクロックへ与
えると、その位相差により、位相進み信号１３と位相遅
れ信号１４が出力される。
た信号３０を７リツプ７０ツブ２３のクロックへ、ＶＣ
Ｏクロック１２を７リツプフロツプ２４のクロックへ与
えると、その位相差により、位相進み信号１３と位相遅
れ信号１４が出力される。
遅延読みだし信号３０がＶＣＯクロック１２より位相の
進んでいるときは位相進み信号１３が先にＨｉｇｈにな
り、ｖＣＯクロック１２が７リツプ７０ツブ２４のクロ
ックへ入った時点で位相進み信号１３と位相遅れ信号１
４がともにＨｉ ｇｈとなり、ゲート２６の出力２３は
ＬＯＷとなる。これが、フリップフロップ２１のリセッ
ト端子へ入力されるので、そのＱ出力３１はＬｏｗとな
り、続いてリセット信号３４もＬＯＷとなる。
進んでいるときは位相進み信号１３が先にＨｉｇｈにな
り、ｖＣＯクロック１２が７リツプ７０ツブ２４のクロ
ックへ入った時点で位相進み信号１３と位相遅れ信号１
４がともにＨｉ ｇｈとなり、ゲート２６の出力２３は
ＬＯＷとなる。これが、フリップフロップ２１のリセッ
ト端子へ入力されるので、そのＱ出力３１はＬｏｗとな
り、続いてリセット信号３４もＬＯＷとなる。
こうして、フリップフロップ２３と２４はリセットされ
るので、位相進み信号１３と位相遅れ信号１４はＬＯＷ
へ下がる。このように、位相遅れ信号１４は瞬時にＬｏ
ｗになるので、時間幅はほとんど零になり、一方位相通
み信号１３の時間幅は、位相差そのものとなる。一方、
遅延読みだし信号３０がＶＣＯクロック１２より位相の
遅れているときは、同様な回路動作により、位相差に対
応した位相遅れ信号１４を得る。
るので、位相進み信号１３と位相遅れ信号１４はＬＯＷ
へ下がる。このように、位相遅れ信号１４は瞬時にＬｏ
ｗになるので、時間幅はほとんど零になり、一方位相通
み信号１３の時間幅は、位相差そのものとなる。一方、
遅延読みだし信号３０がＶＣＯクロック１２より位相の
遅れているときは、同様な回路動作により、位相差に対
応した位相遅れ信号１４を得る。
さて、位相比較が終了した時点で、ゲート２６の出力２
３はＬｏｗとなり、次の位相比較に備えるのだが、本発
明では、ゲート２６の出力２３がＬｏｗになった次のｖ
ＣＯクロックでの位相比較を禁止している。その構成は
、ゲート２６の出力３３でセットする７リツプフロツプ
２７と、そのフリップフロップ２７のＱ出力２５をＤ入
力とする７リツプフロツプ２９からなる。フリップフロ
ップ２９のクロック入力へＶＣＯクロック１２の反転信
号３２ｆ与、ｔ、フリップフロップ２９のＱ出力３６を
７リツプフロツプ２７のリセット端子とゲート２８の入
力へ接続する。フリップ７０ツブ２７は、位相比較終了
時に信号３３がセット端子に入っているのでＱ出力３５
がＨｉｇｈになる。
３はＬｏｗとなり、次の位相比較に備えるのだが、本発
明では、ゲート２６の出力２３がＬｏｗになった次のｖ
ＣＯクロックでの位相比較を禁止している。その構成は
、ゲート２６の出力３３でセットする７リツプフロツプ
２７と、そのフリップフロップ２７のＱ出力２５をＤ入
力とする７リツプフロツプ２９からなる。フリップフロ
ップ２９のクロック入力へＶＣＯクロック１２の反転信
号３２ｆ与、ｔ、フリップフロップ２９のＱ出力３６を
７リツプフロツプ２７のリセット端子とゲート２８の入
力へ接続する。フリップ７０ツブ２７は、位相比較終了
時に信号３３がセット端子に入っているのでＱ出力３５
がＨｉｇｈになる。
位相比較はｖＣＯクロックの立ち上がり時に行つ。一方
、フリップフロップ２９のクロック端子へはＶ’ ＣＯ
反転クロック３２を入れている。
、フリップフロップ２９のクロック端子へはＶ’ ＣＯ
反転クロック３２を入れている。
ｖＣＯクロックとＶＣＯ反転クロックは位相が１８０度
ずれているので、位相比較終了後のｖＣＯ反転クロック
３２の立ち上がりで７リツプフロツプ２９のｑ出力３６
はＬｏｗに下がる。回出力３６はゲート２８の入力とな
っていて、フリップフロップ２３．２４のリセット端子
をＬｏｗにする。このため読みだしデータ１１がこのと
きに入ってきても位相は比較されないし、位相進み信号
１３と位相遅れ信号１４には何も出力されない。次にＶ
ＣＯ反転クロック３２が７リツプフロツプ２９のクロッ
ク端子へ入るとＱ出力３６は反転してフリップフロップ
２５．２４のリセットを解除する。こうして、位相比較
終了後の次の■ＣＯクロックの立ち上がりでの位相比較
だけを禁止している。
ずれているので、位相比較終了後のｖＣＯ反転クロック
３２の立ち上がりで７リツプフロツプ２９のｑ出力３６
はＬｏｗに下がる。回出力３６はゲート２８の入力とな
っていて、フリップフロップ２３．２４のリセット端子
をＬｏｗにする。このため読みだしデータ１１がこのと
きに入ってきても位相は比較されないし、位相進み信号
１３と位相遅れ信号１４には何も出力されない。次にＶ
ＣＯ反転クロック３２が７リツプフロツプ２９のクロッ
ク端子へ入るとＱ出力３６は反転してフリップフロップ
２５．２４のリセットを解除する。こうして、位相比較
終了後の次の■ＣＯクロックの立ち上がりでの位相比較
だけを禁止している。
磁気ディスク等で使われるＭＦＭ変調では、前ｌこ述べ
たように読みだしデータの周期はＶＣＯクロック周期を
一単位として２・３・４のいずれかである。だから、位
相比較の行われたｖＣＯクロックの次の■ＣＯクロック
で、読みだしデータと位相比較をすることはない。もし
、そのような場合があれば、それは何らかの不連続な読
みだしデータであるので、ＰＬＬはこのとき大きく変動
することが予測される。
たように読みだしデータの周期はＶＣＯクロック周期を
一単位として２・３・４のいずれかである。だから、位
相比較の行われたｖＣＯクロックの次の■ＣＯクロック
で、読みだしデータと位相比較をすることはない。もし
、そのような場合があれば、それは何らかの不連続な読
みだしデータであるので、ＰＬＬはこのとき大きく変動
することが予測される。
本発明によれば、位相比較の行われたｖＣＯクロックの
次のクロックで読みだしデータと位相比較をすることは
ないので、不連続な読みだしデータがデータセパレータ
に入ってきてもＰＬＬは過度に応答することはなく、安
定に動作し、また、速やかに安定な状態に回復する。
次のクロックで読みだしデータと位相比較をすることは
ないので、不連続な読みだしデータがデータセパレータ
に入ってきてもＰＬＬは過度に応答することはなく、安
定に動作し、また、速やかに安定な状態に回復する。
第１図は本発明の一実施例を示す回路図、第２図はその
動作タイミング説明図、第３図はデータセパレータ回路
の構成図、第４図はその動作タイミング説明図、である
。 ２７・・・フリップ７０ツブ ２９・・・フリップ７０
ツグ ２８・・・ゲート６６・・・比較許可信号
、（’−’：（７、代理人弁理士 小 川 勝 男：′
、・・ ・第２図 ［有］ 第３図 第４区 ■
動作タイミング説明図、第３図はデータセパレータ回路
の構成図、第４図はその動作タイミング説明図、である
。 ２７・・・フリップ７０ツブ ２９・・・フリップ７０
ツグ ２８・・・ゲート６６・・・比較許可信号
、（’−’：（７、代理人弁理士 小 川 勝 男：′
、・・ ・第２図 ［有］ 第３図 第４区 ■
Claims (1)
- 磁気記録媒体からの読みだし信号と一定周波数のクロッ
ク信号との位相を比較し、両者が一致するようにクロッ
ク信号の位相を制御するデータセパレータ回路において
、前記位相比較の終了信号を発生する回路、該比較終了
信号の発生後、前記クロック信号の一周期の期間、位相
比較禁止信号を発生する回路を含み、該位相比較禁止信
号により位相比較終了後の前記クロック信号の一周期の
期間、位相比較を禁止することを特徴とするデータセパ
レータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15399285A JPS6216276A (ja) | 1985-07-15 | 1985-07-15 | デ−タセパレ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15399285A JPS6216276A (ja) | 1985-07-15 | 1985-07-15 | デ−タセパレ−タ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6216276A true JPS6216276A (ja) | 1987-01-24 |
Family
ID=15574546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15399285A Pending JPS6216276A (ja) | 1985-07-15 | 1985-07-15 | デ−タセパレ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6216276A (ja) |
-
1985
- 1985-07-15 JP JP15399285A patent/JPS6216276A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909740B2 (ja) | 位相整合回路 | |
| JPH0736515B2 (ja) | 位相比較器 | |
| JPS6216276A (ja) | デ−タセパレ−タ回路 | |
| JP3237829B2 (ja) | クロック識別再生回路 | |
| JPH0428174B2 (ja) | ||
| JPH0119275Y2 (ja) | ||
| JPS6339209A (ja) | 同期回路 | |
| JPS6266793A (ja) | 自動位相制御回路 | |
| JP2808027B2 (ja) | チャージポンプ回路 | |
| JP2636349B2 (ja) | 位相制御回路 | |
| JPH02121518A (ja) | ワンショット回路 | |
| JPH02132682A (ja) | ディスク装置のデータ復調回路 | |
| JPH0379888B2 (ja) | ||
| JPS6353628B2 (ja) | ||
| JP2792054B2 (ja) | クロック抽出回路 | |
| JPH0763148B2 (ja) | 位相同期回路 | |
| JPS60132419A (ja) | 位相同期回路 | |
| JPH0236630A (ja) | ビット位相同期回路 | |
| JPS62102479A (ja) | デ−タセパレ−タ回路 | |
| JPS62164277A (ja) | クロツク再生装置 | |
| JPS6058620B2 (ja) | 位相同期回路 | |
| JPS6372237A (ja) | 位相同期発振器 | |
| JPS60226067A (ja) | 波形整形回路 | |
| JPS59140614A (ja) | 位相同期発振回路 | |
| JPS6292177A (ja) | デ−タセパレ−タ回路 |