JPS6216548A - 半導体パツケ−ジ構造体 - Google Patents

半導体パツケ−ジ構造体

Info

Publication number
JPS6216548A
JPS6216548A JP60155557A JP15555785A JPS6216548A JP S6216548 A JPS6216548 A JP S6216548A JP 60155557 A JP60155557 A JP 60155557A JP 15555785 A JP15555785 A JP 15555785A JP S6216548 A JPS6216548 A JP S6216548A
Authority
JP
Japan
Prior art keywords
dielectric substrate
chip
wiring
substrate
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60155557A
Other languages
English (en)
Inventor
Koichi Inoue
井上 広一
Yasutoshi Kurihara
保敏 栗原
Komei Yatsuno
八野 耕明
Mamoru Sawahata
沢畠 守
Masaaki Takahashi
正昭 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60155557A priority Critical patent/JPS6216548A/ja
Publication of JPS6216548A publication Critical patent/JPS6216548A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の利用分野) 本発明は、半導体基体を第1誘電体基板に固定し、該第
1誘電体基板を、外周部に該半導体基体を外部と電気的
に結合するための端子群を配置した第2誘電体基板に機
械的に結合した半導体パッケージ構造体に係り、特に、
半導体基体を固定した第1誘電体基板が、外周部に該半
導体基体を外部と電気的に結合するための端子群を配置
した第2誘電体基体と一体化されており、しかもその材
質が窒化アルミニウムの焼結体である半導体パッケージ
構造体に関する。
(発明の背景) 半導体集積回路は、近年ますます高密度化、高集積化に
拍車がかかり、LSIチップは大型化の傾向が著しいと
同時に、その発熱密度も増加の一途をたどっている。
このような状況に対応するため、LSIチップを外部回
路に接続するための半導体パッケージもその構造及び材
質に大幅な改善が要求されている。
近年注目を集めている、いわゆるピン・グリッド・アレ
ーは、上記の情勢に対応して開発されたものである。
一般的なピン・グリッド・アレーの構成を、第2図に示
す。ピン・グリッド・アレーの主要部分は、第2図に示
すように、大きく分けて3つの部分から成り立っている
第1の部分3は、LSIチップ1を機械的に支え、しか
も前記LSIチップで発生する熱を効率よく逃がす働き
をする。
第2の部分7は、LSIチップ1への電力の供給や、L
SIチップからの信号の取りだしを、その内部に形成し
た導電路11により行う。
第3の部分9は、LSIチップ1を外界から遮蔽するた
めの蓋である。
これらの3つの部分3,7.9が、第2図のように一体
化されたとき、全体で気密の容器を形成する。この容器
は外界からLSIチップ1を遮断し、その性能を外界の
状態に関係なく常に維持する働きをする。
なお、第2図において、前記第1の部分3には接着部材
4を介して空冷フィン5が固着される。
また、第3の部分(キャップ部材)9は、キャップ接着
部材8によって第2の部分7に固着される。
導電路11には、外部接続のためのピン10が設けられ
る。
ピン・グリッド・アレーの構成材料に対する要求は上述
の3つの部分によりそれぞれ異なる。
第1の部分3は、ダイボンド部材2を介して固着された
シリコン・チップ1を支持する部材であり、この部分3
では、LSIチップ1で発生した熱を効率よく逃がすた
めには高熱伝導率が、シリコン(St)との接着の信頼
性確保のためにはStに近い熱膨張係数が、また、シス
テムの設計の自由度を確保するためには電気絶縁性が望
まれる。
この第1部分3には、従来べIJ IJア(Be0)。
アルミナ(Al2O,)、銅−タングステン合金(Cu
−W)などが使用されてきた。
第2の部分7は、前記第1の部分3の支持および配線の
ための部材であり、ここには単層または多層の配線が施
されると共に、接着部材6を介して前記第1の部分3が
接着固定される。
したがって、この第2の部分7では、導電路11を高密
度に形成する必要があり、高密度多層配線の可能な材料
が要求される。この第2部分7には、従来アルミナ、ベ
リリアなどが使用されてきた。
第3の部分9は、前記第1の部分3および第2の部分7
によって形成された凹窪部(シリコン・チップ1が収納
される)を閉塞するキャップまたは蓋体部材であり、第
2の部分7との熱膨張係数の適合性が、その構成材IK
要求される性質である。この第3部分9には、コパール
(Fe−29Ni−17Co )、アルミナなどが使用
されてきた。
さらに、これらの3つの部分3,7.9が一体化された
とき、パッケージ全体として信頼性を確保するためには
、これらの3つの部分の熱膨張係数がお互いに近い値で
あることが望ましい。
第1の部分3は、既に述べたように%Siと熱膨張係数
が近くないといけないので、第2.第3の部分7,9を
構成する材料も、Stのそれに近い熱膨張係数を有する
ものであることが望ましい。
ここで、上記各材料の特徴・欠点について述べる。特に
高性能を要求されない半導体装置の第1・第2及び第3
の部分3,7.9によく使われる材料はアルミナである
。その最大の理由は、アルミナが安価であるということ
である。
しかしながら、アルミナには、その熱膨張係数が6.5
 X 10   と大きく、シリコンと熱膨張係数が合
わないばかりでなく、また熱伝導率が小さい(17W/
mK)という欠点がある。
これらの欠点のうち、特に熱伝導率について改善し、半
導体装置を高性能化する場合には・ベリリアが使用され
る。ベリリアの熱伝導率は260W/ m Kと大きい
ため、第1の部分3にベリリアを使用すると、同一のパ
ッケージサイズでも、大幅に発熱食を増加することがで
きる。
しかし、ベリリアは高価であり、熱膨張係数が?、 5
 X 10   と大きく、シリコンと熱膨張係数が合
わないばかりでな(、さらに有毒であるという大きな欠
点を持っている。
LSIチップlとパッケージの外部とを、電気的に絶縁
する必要がない場合には、第1の部分3の材料として、
銅とタングステンの合金(Cu−W)が使われる。
よ(使われるタングステン20重量−の合金を例にとる
と、熱伝導率は280W/m・0にで、ベリリアや炭化
珪素(SiC)とほぼ同じであり充分大きい。しかしな
がら、熱膨張係数はべりリアやアルミナ並の7. OX
 10   であり、シリコンと合わない。
以上述べたように、従来から実用されている材料には、
総ての面で要求性能を満足出来る物はない。特に、熱伝
導率が大きく、高性能の半導体装置用として使用出来る
材料としてはべりリアしかなく、このべ1111アは有
毒であるため代替材料が望まれていた。
このような要求に応える材料として、例えば。
日経エレクトロニクス1984年9月24日号pp・2
65−294@LSI実装への応用が始まったSICセ
ラミック”に開示されているように、炭化珪素が開発さ
れた。
炭化珪素は、熱伝導率が270W/mKとベリリフ基み
であり、しかも熱膨張係数がシリコンに近い3.7X1
0   であり、さらに毒性がないという大きな特徴を
持っている。
しかしながら、炭化珪素は、焼結温度が高過ぎて多層配
線ができないために、第2の部分7の素材としては使用
出来ないという問題かある。また。
炭化珪素は、第2の部分7に通常側われるアルミナと熱
膨張係数が合わないために、アルミナすなわち第2部分
7との接着部の信頼性が充分得られないという問題もあ
る。
以上に述べたように、炭化珪素も、ピン・グリッド・ア
レー用の材料としては性能が不充分である。
(発明の目的) 本発明の目的は、半導体基体をWJl誘電体基板に固定
し、該第1誘電体基板を、外111部に該半導体基体を
外部と電気的に結合するための端子群を配置した第2f
Is電体基板と機械的に結合した半導体パッケージ構造
体に於いて、上記した構成材料の欠点を解消し、前記の
第1および第2誘電体基板を一体化した半導体パッケー
ジ構造体を提供することである。
(発明の概gI) 本発明は、半導体基体を固定した第1誘電体基板を、外
周部に該半導体基体を外部と電気的に結合するための端
子群を配置した第2酵電体基板と一体化し、しかもその
材質を窒化アルミニウム(AJN)の焼結体とした点に
特徴がある。
窒化アルミニウムは、熱膨張係数が3.4X10−’と
、シリコンのそれに近いため、シリコン・チップ1との
接着部の信頼性が充分に大きくなる。
さらに、窒化アルミニウムは、熱伝導率が149W/m
・0にと、比較的大きいため1表1に示すように、ベリ
リアやSICを使用した場合とはゾ同じ程度の良好な、
低い熱抵抗が得られる。
表     1 (注):各材料の厚さは0.6 mm シリコン・チップの厚さは0.5 mm各材料とシリコ
ン・チップの接続は金−錫はんだ なお、ここでいう熱抵抗とは、シリコン・チップlに通
電し、シリコン・チップ1の温度が充分安定したときに
おける。シリコン・チップ1の表面温ばと、それを支え
ている誘電体基板の底面温度との差を・シリコン・チッ
プ1の発熱量で除した商である。
表1に示した熱抵抗は、誘電体基板にシリコン・チップ
1を接着するために、誘電体基板の表面にチタン(Ti
)−白金(Pt)−金(Au)の蒸着膜を形成したとき
のデータであるが、誘電体基板の表面の金属化(メタラ
イズ)をモリブデン(Mo)の印刷によった場合には表
1の総ての誘電体についてほぼ0.1°C/Wずつ熱抵
抗が上昇する。
すなわち1表1で最も熱抵抗が小さい炭化珪素にモリブ
デン(Mo)の印刷による金属化(厚膜メタライズ)を
施した場合に#マ、窒化アルミニウムにチタン(Ti)
−白金(Pt)−金(Au)の蒸着による金属化(薄膜
メタライズ)を施した場合よりも熱抵抗が悪くなるので
ある。
このことは、窒化アルミニウムの熱伝導性は半導体パッ
ケージの構成材料としては必要且つ充分であり、高性能
を要求する場合には基板材料を変えるよりもメタライズ
を工夫する方が有効であることを物語っている。
窒化アルミニウムが半導体パッケージの構成材料として
好適である有力な理由の一つに窒化アルミニウムが高性
能な薄膜(例えば蒸着による膜)のメタライズに好適で
あることがあげられる。他の誘電体基板、例えばアルミ
ナセラミックスに薄膜のメタライズが殆ど施されないの
は、もちろんコスト面の問題も絡んでいるが、むしろ、
薄膜メタライズは信頼性の面でアルミナ等の一般のセラ
ミックスには適さないのである。
薄膜メタライズは、全膜厚が1μm程ばの多層構造であ
る。したがりて、膜を形成する面は出来るだけ平滑であ
ることが要求される。平滑でなければ、膜が段差部で膜
切れを起こし多層構造の最外層以外の層が表面に現われ
1例えばはんだと反応する等の信頼性を損なう現象が現
われるのである。
一般的なセラミックスは原料に不純物(添加元素)を含
み、しかも焼結時に助剤を必要とするため、たとえ鏡面
に研磨したとしてもその表面にはミクロンオーダーの角
張った凹凸か残る。したがって、薄膜のメタライズには
適さない。
ところが、窒化アルミニウムは、原料の粉末が高純層で
添加元素がない上に、焼結助剤を必要としない。さらに
、原料粉の粒径が約0.6μmと微細でしかも揃ってい
るため、約1800℃で焼結した後の表面は特に加工を
施さなくても約5μmのなだらかな起伏を呈しており、
すでに述べたように熱抵抗の小さい、厚膜よりも明らか
に高性能の薄膜メタライズに好適なのである。
しかも、窒化アルミニウムは、焼結温式が低く、多層配
線が可能であるので、第2図における第2の部分7− 
すなわち・支持・配線用部材としても使用可能である。
(発明の実施例) 本発明の一実施例を第1図に従って説明する。
本実施例では、第2図に示したような一般的なピン・グ
リッド・アレーに於ける第1の部分(IC支持部材)3
と第2の部分(配線用部材)7を一体化して支持、配線
用誘電体基板12とし、この部分を窒化アルミニウムで
構成し、予め片面(図では下側)を階段状に成形し、内
部に複数の導電路11を形成した状態で焼結しである。
さらに、その裏面(図では上(III)は、材料の節約
のために、シリコン・チップ1が接着される領域以外の
板厚を薄くしである。
シリコン・チップ1が接着される領域は、−辺が約10
mmの正方形であり、その中心部7mm角(シリコン・
チップ1の寸法と同じ)には、シリコン・チップ1の接
着のために、金のメタライズが施しである。
さらに1階段状に成形された部分・すなわちシリコン・
チップ1が接着される領域の周縁には。
内部の導電路11に接続した。金のメタ2イズによるワ
イヤポンディング電極(基板側)13が、導電路11に
対応した数だけ形成されている。
本5I!施例では、第3の部分すなわちキャップ部材9
の材質をコバール(Fe−29Ni−17Co)  と
した。コパールは、その熱膨張係数が4.5X10−’
と、シリコンのそれに近い。
° 従って、本実施例では、半導体パッケージ構造体修
の構成波相は総て、シリコンと熱膨張係数か近いものに
なり、パッケージ内のどの部分でも部材間の熱膨張係数
の違いによる熱疲労の問題が発生しない。また1本実施
例では、シリコン・チップ1の支持部分(第2図の第1
の部分3に相当する)および支持、配線部分(lEZ図
の第2の部分7に相当する)を一体化したので、接続固
着部が一個所減ることになり、信頼性の向上が期待でき
る。
本発明による半導体パッケージ構造体を得るには、まず
内部に導電路11を形成し、シリコン・チク11用の金
のメタライズ及びワイヤボンディング電極(基板側)1
3を形成した支持、配線用誘電体基板12を用意する。
次に、シリコン・チップ1の裏面に接着された金膜を、
加熱によって金−シリコン共晶はんだに変化させ、ダイ
ボンド部材2として、前記支持。
配線用誘電体基板12上の所定位置くシリコン・チッ1
1を接着する。
シリコン・チップlの表面側には、ワイヤボンディング
電極(基板側)13と同じ数のワイヤボンディング電極
(チップ側)15が形成されており、それらの対応する
ワイヤポンディング電極間を、金の細線であるワイヤ1
4で接続する。
最後に、第3の部分、すなわちキャップ部材9を、金−
錫の共晶はんだであるキャップ接着部材8で前記支持、
配線用誘電体基板12に接着し。
本発明による半導体パッケージ構造体を完成する。
この実施例の変形として、@3の部分すなわちキャップ
部材9を、前記支持、配線用誘電体基板12と同じ窒化
アルミニウムで形成した構造も考えられる。
この場合は、シリコン・チップ1を除く構成材料が総て
同一であるため、熱疲労に対する信頼性がさらに高くな
る。しかし、その反面窒化アルミニウムはコパールに比
べて高価であるので、コスト面では不利である。
また、ダイボンド部材2及びキャップ9用の接着部材8
は、本実施例罠使用したものである必要は必ずしもなく
、一般的なはんだ材の中から適宜選んでよい。
ただし、ダイボンド部材2の融点は・キャップ接着部材
8の作業温度(通常融点より約50℃高い)よりも高く
なければならない。なぜならば、第3の部分すなわちキ
ャップ部材9の接着時にダイボンド部材2が溶融または
軟化してはいけないからである。
以上に説明した第1図の実施例は、第2図に示した空冷
式の半導体パッケージ構造に1本発明を適用した例であ
るが、将来はLSIの発熱量が飛開的に大きくなり、空
冷では対応できなくなることが予想される。そのため水
冷構造を採る必要が生ずる。
第3図は、水冷構造の半導体パッケージ構造に、本発明
を適用した場合の要部構造を示す断面図である。水冷構
造の場合には、シリコン・チップ1と冷却水とが電気的
に絶縁されていなければならない。
窒化アルミニウムは、絶縁物であると同時に加工性もよ
いため、支持、配線用誘電体基板12の、シリコン・チ
ップ1からの熱を逃がすための領域に1図示のように、
水冷用の穴16をあけることが容易である。この穴16
に、ジヨイント17を介して水冷パイプ18を接続し、
冷媒を通すことにより、シリコン・チップ1を効率良く
冷却することができる。
(発明の効果) 以上の説明から明らかなように、本発明の半導体パッケ
ージ構造体に於いては、半導体基体を固定した第1誘電
体基板と、外周部に該半導体基体を外部と電気的に結合
するための端子群を配置した第2誘電体基板とが、同一
材質で一体的罠構成されており、しかもその材質が窒化
アルミニウムの焼結体であるので、熱抵抗が小さく、放
熱性が良好であるばかりでなく、接続部分の数が少なく
なり、しかも、接続部分での熱膨張係数の差が実質上塔
であるために信頼性の高い半導体パッケージ構造体が得
られる。
さらに、窒化アルミニウムは加工性が良好であるので、
支持、配線用誘電体基板12の、シリコン・チップ1の
支持部となる部分罠冷媒通過用の穴16を形成し、水冷
構造とすることも容易である。
【図面の簡単な説明】
第1図は本発明による実施例を示す要部拡大断面図、第
2図は従来の半導体パッケージ偽造体の1例を示す一部
断面斜視図、第3図は本発明の他の実施例の要部拡大断
面図である。

Claims (6)

    【特許請求の範囲】
  1. (1)半導体基体を第1誘電体基板に固着し、該第1誘
    電体基板を、外周部に該半導体基体を外部と電気的に結
    合するための端子群を配置した第2誘電体基板に機械的
    に結合した半導体パッケージ構造体において、前記第1
    および第2誘電体基板は、実質上同一材質で、かつ一体
    的に構成された支持、配線用誘電体基板であり、しかも
    その材質が窒化アルミニウム焼結体であることを特徴と
    する半導体パッケージ構造体。
  2. (2)前記支持、配線用誘電体基板の、前記第2誘電体
    基板に対応する部分には、前記半導体基体と前記端子群
    とを電気的に接続するための導電路が形成されたことを
    特徴とする前記特許請求の範囲第1項記載の半導体パッ
    ケージ構造体。
  3. (3)前記支持、配線用誘電体基板の、前記第1誘電体
    基板に対応する部分の内部には、冷媒を通過させるため
    の穴が形成されたことを特徴とする前記特許請求の範囲
    第1項または第2項記載の半導体パッケージ構造体。
  4. (4)前記支持、配線用誘電体基板は、前記第1誘電体
    基板に対応する部分が凹窪部となるように構成され、前
    記凹窪部の底面に前記半導体基体が固着されたことを特
    徴とする前記特許請求の範囲第1項ないし第3項のいず
    れかに記載の半導体パッケージ構造体。
  5. (5)前記凹窪部は、キャップ部材によって密封された
    ことを特徴とする前記特許請求の範囲第4項記載の半導
    体パッケージ構造体。
  6. (6)前記キャップ部材の材質が窒化アルミニウムであ
    ることを特徴とする前記特許請求の範囲第5項記載の半
    導体パッケージ構造体。
JP60155557A 1985-07-15 1985-07-15 半導体パツケ−ジ構造体 Pending JPS6216548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60155557A JPS6216548A (ja) 1985-07-15 1985-07-15 半導体パツケ−ジ構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60155557A JPS6216548A (ja) 1985-07-15 1985-07-15 半導体パツケ−ジ構造体

Publications (1)

Publication Number Publication Date
JPS6216548A true JPS6216548A (ja) 1987-01-24

Family

ID=15608662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60155557A Pending JPS6216548A (ja) 1985-07-15 1985-07-15 半導体パツケ−ジ構造体

Country Status (1)

Country Link
JP (1) JPS6216548A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5044664A (en) * 1988-12-28 1991-09-03 Nippon Seiko Kabushiki Kaisha Passive seat belt system with adjustable anchor for shoulder webbing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5044664A (en) * 1988-12-28 1991-09-03 Nippon Seiko Kabushiki Kaisha Passive seat belt system with adjustable anchor for shoulder webbing

Similar Documents

Publication Publication Date Title
US7635916B2 (en) Integrated circuit package with top-side conduction cooling
CN102593081B (zh) 包括散热器的半导体器件
JP2592308B2 (ja) 半導体パッケージ及びそれを用いたコンピュータ
US5164885A (en) Electronic package having a non-oxide ceramic bonded to metal and method for making
US6727585B2 (en) Power device with a plastic molded package and direct bonded substrate
JP2682307B2 (ja) 半導体集積回路の実装方法
JPS6216548A (ja) 半導体パツケ−ジ構造体
JPH08264688A (ja) 半導体用セラミックパッケージ
JP2517024B2 (ja) セラミックパッケ―ジとその製造方法
JP3022738B2 (ja) マルチチップモジュール
JPH0763080B2 (ja) 半導体パツケ−ジ構造体
JPH09107057A (ja) 半導体素子搭載用プラスチックパッケージおよびその製造方法
JPH10275879A (ja) 半導体パッケージ
JPS6334962A (ja) パツケ−ジ構造体
JPS6293960A (ja) 炭化珪素を用いたパツケ−ジ構造体
JPS62287650A (ja) 炭化珪素を用いたパツケ−ジ構造体
JPH06105722B2 (ja) セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ
JPS61150251A (ja) 半導体装置
JPS63200555A (ja) 半導体パツケ−ジ構造体
JP3335657B2 (ja) 半導体パッケージ
JPS6348850A (ja) 半導体装置の製造方法
JPH0265159A (ja) 集積回路用金属基板
JPH04324670A (ja) 半導体パッケージ及びその製造方法
JPS60200558A (ja) 半導体装置
JPS61112369A (ja) 半導体装置