JPS62169275A - メモリシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリシステムの構成法に係り、特にそのメモ
リシステムをディスプレイ装置等に使用した際にデータ
を裏返しに書込む用途に好適なメモリシステムの構成法
に関する。

〔従来の技術〕

従来、メモリシステムに対しデータパターンを書込む際
にデータパターンを第２図のようにシフタ２を通してビ
ット位置をずらしてから書込む方式が知られていた。こ
れは特開昭５５−１１２６４４号公報に記載の通りであ
る。この方式によれば、第２図の制御部４にシフタ２の
シフト量をマイクロプロセッサ等により設定しておくこ
とにより、任意のビット数だけずらしたデータを高速に
メモリに書込むことができる。

これは特にビットマツプ方式のディスプレイ装置におけ
るメモリシステムに文字や図形を書込む際に、書込み制
御を行うマイクロプロセッサ等のソフトウェアの負担を
減らし、かつ処理時間を短縮する上で効果的な方式であ
る。しかしながらこの方式では文字や図形などのデータ
パターンを裏返しのイメージで書込むことに対してはハ
ードウェア的に配慮されていなかった。

例えばこのようなメモリシステムを画像や文字、図形の
表示装置に応用した場合、文字等にアクセントを付ける
ために裏返しのイメージを必要とすることがある。従来
方式では任意のビット数だけずらしたイメージの必要な
部分をメモリ３に高速に書込めるにもかかわらず、上記
の裏返しのパターンを必要とする場合には、ソフトウェ
ア処理に頼らざるを得なかった。

〔発明が解決しようとする問題点〕

このため、上記従来技術ではビット位置を裏返したデー
タパターンをメモリに書込む際には、マイクロプロセッ
サ等により、データパターンを裏返しのパターンに変換
しなければならず。

ソフトウェア等の負担が増加し、これに伴う処理時間も
増大してしまうという問題があった。

本発明の目的は、簡単なハードウェアの追加により、パ
ターンをメモリの任意のビット位置に高速に書込めるだ
けでなく、与えられたデータパターンを裏返したパター
ンに対しても任意のビット位置に高速に書込め５例えば
このメモリシステムを表示装置等に応用した際に裏返し
パターンによる文字１図形等のアクセント付けが高速に
行えるようなメモリシステムを提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するため１本発明においては、データバ
スとメモリの間にビット位置裏返し手段（裏返しのイメ
ージに変換する手段）を備えた構成とする。この変換手
段はデータバスとシフタの間に設けても良いし、シフタ
とメモリの間に設けても良い。

〔作用〕

第１図において裏返しく鏡像）で書きたいデータパター
ンはデータバス１００を通してビット位置裏返し回路１
に印加される。制御部４にはデータパターンを裏返して
書くことを示す情報をマイクロプロセッサ等によりあら
かじめ設定しておく。これにより、ビット位置裏返し回
路１の出力バス１０１にはビット位置の裏返ったデータ
パターンが出力されシフタ２に印加される。制御部４に
は書込むデータパターンを何ビットシフトしてメモリに
書込むかを規定するシフト量をあらかじめマイクロプロ
セッサ等により設定しておくことにより、シフタ２の出
力バス１０２には目的のビット位置にシフトされた裏返
しのデータパターンが出力され、このパターンがメモリ
３に書込まれる。

データを裏返しで書かない場合は、制御部４に裏返さな
いことを示す情報をマイクロプロセッサ等により設定し
ておくことにより、データバス１００により印加された
データパターンはそのまま出力バス１０１を通じてシフ
タ２でシフトされ、メモリ２に書込まれる。

第３図においては、ビット位置を裏返す順番がシフタ２
でシフトされた後であるというだけで本方式の動作上１
本質的な差異はない。すなわち、データバス１００より
印加された書込みデータパターンは、制御部４に設定さ
れたシフト量だけシフタ２によりシフトされ、シフタの
出力バス１０５を介してビット位置裏返し回路１に印加
される。もしも裏返して書くべきパターンであれば、制
御部４の指示に従ってビット位置裏返し回路１でパター
ンを裏返しとし、出力バス１０６を介してメモリ３に書
込まれる。

裏返さなくてよいパターンの場合は、制御部４の指示に
従い、シフタ２の出力バス１０５と同じパターンのデー
タがビット位置裏返し回路１の出力バス１０６に出力さ
れ、メモリ３に書込まれる。

書込み制御部５はメモリ３に与えられるデータパターン
のうち、必要な部分のみを書くための部分である。すな
わち、書込み制御部５からの出力１０７はメモリ３を構
成する１語（例えば８ビツト１語あるいは１６ビツト１
語など）の各ビットに対応するメモリ素子の書込制御端
子にそれぞれ接続されている。

〔実施例〕

以下、本発明の第１の実施例を第１図、第４図〜第８図
により説明する。ここではデータバス１００，１０１及
び１０３が８ビツトの場合を例に説明するが、データバ
ス１００，１０１及び１０３のバス幅は２ビツト以上で
あれば何ビットであっても構わない。またビット位置裏
返し回路１に入出力するデータバス１００と１０１のバ
ス幅は同じビット数であるがシフタ２に入出力するデー
タバス１０１と１０２のバス幅は必ずしも同一ビット数
である必要はない。

（このことは第３図におけるビット位置裏返し回路１に
入出力するデータバス１０５と１０６、及びシフタ２に
入出力するデータバス１００と１０５に対しても同様の
ことがいえる。）第４図は、ビット位置裏返し回路１の
具体的な実現手段の一例である。本例ではデータバス１
００を８ビツトとしたため、８個のスイッチ手段１０〜
１７により実現している。同図ではスイッチ手段１０〜
１７は実線のようにａ側に切換わっているが、これは制
御部４からの制御線１０３により、点線のようにｂ側に
同時に切換えることができる。同図でスイッチ手段１０
〜１７がａ側に切換わっでいるときはデータパターンの
裏返しは行われない。またｂ側に切換わったときにはデ
ータパターンの裏返しが行われる。

第５図は第４図のスイッチ手段１０〜１７がｂｓに切換
えられているときの入力データビットパターンｂＱ−ｂ
７（データバス１００に印加されるパターン；同図（ａ
））と裏返しにされたデータビットパターンｂＱ′〜ｂ
７′　（データバス１０１に出力されるパターン；同図
（ｂ））の関係を示したものである。制御線１０３によ
り、裏返しを行うことが指定された場合は、第５図（ａ
）のようなデータパターン■〜■はビット位置裏返し回
路１によって同図（ｂ）のようなデータパターン■′〜
■′にそれぞれ変換される。変換されたデータパターン
は前述のようにシフタ２に与えられる。

シフタ２は種々の方法により構成することができる。例
えばシフトレジスタやスイッチ手段の組合せ等で実現で
きるが、その実現手段は特には問わない。しかしながら
、ここではその−例として第６図のようなスイッチ回路
の組合せ、によるシフタ２を示す。制御部４からの制御
線１０４により内部のスイッチ手段が切換り、データバ
ス１０１からのデータパターンがシフトされて出力バス
１０２に出力される。

以上をまとめてメモリ３に裏返しパターンが書かれるま
でを第７図により説明する。尚、ここでは第５図（ａ）
に示した右向き矢印のパターンを裏返しく左右反転）し
て４ビツト右シフトし、右端から４ビツト（ｂ４〜ｂ７
）までをメモリ３に書くとして説明する。第７図におい
て。

データバス１００より与えられたパターン（ａ）は前述
のようにビット位置裏返し回路１により裏返しパターン
（ｂ）のように変換され、シフタ２に与えられる。シフ
タ２では制御部４からの指示により（例えば第６図のよ
うなスイッチ手段によるシフタではスイッチを切換える
ことにより）、（ｂ）のパターンを（Ｃ）のようにシフ
トする。次に書込み制御部５からの出力１０７の内容（
ｅ）により（ｅ）の斜線部に対応するメモリ３のビット
にのみシフタ３の出力バス１０２の内容が書込まれ、結
局同図（ｃｌ）のような左向き矢印の先頭部分のみがメ
モリ３上に書かれた。

以上のように裏返しパターンをメモリ３に書込むために
従来、マイクロプロセッサ等のソフトウェア処理により
行われていたパターン（ａ）から（ｂ）への変換はビッ
ト位置裏返し回路により、容易に行え、ソフトウェアの
負担を低減できる第１の効果がある。

また第４図のビット位置裏返し回路１の一例と第６図の
シフタ２の一例を比較して分かるように、ビット位置裏
返し回路１はシフタ２に比べ、少量のハードウェアの追
加で実現できる。

特にこの実施例ではビット位置裏返し回路１とシフタ２
をスイッチ手段で実現したが、このような場合、ビット
位置裏返し回路は常に１段のスイッチ手段で実現できる
のに対し、シフタ２はバス幅が増加するにつれ、スイッ
チの段数も増加する。従ってバス幅が大きい場合、（例
えば１６ビツトや３２ビツト幅など）ビット位置裏返し
回路１を付加したことによるコストの上昇比を小さく押
えられるという第２の効果がある。これはスイッチ手段
で構成した場合特有の効果である。

尚、上記でスイッチ手段と述べてきたが、これは例えば
第８図に示す論理回路で実現したデータセレクタ回路等
を含んでいることは言うまでもない。

次に第９図により本発明の他の実施例を説明する。第９
図は第１図の構成に、メモリ３からの読出しデータを一
時格納しておくためのレジスタ６と、レジスタ６からの
データ線１０９及びデータバス１００を切換えるバスス
イッチ７を付加したものである。本実施例ではメモリ３
にすでに書込まれているデータパターンを裏返しのイメ
ージでメモリ３の任意の位置に再書込ができるという効
果がある。いま、第１０図（ａ）のようにメモリ３の内
部にパターン３００があらかじめ書込まれていたとする
。このパターン３００は、メモリ３の１語ずつメモリ３
よリデータパス１０８によりレジスタ６に読込むことが
できる。読まれたデータは、バススイッチ７を切換える
ことによりビット位置裏返し回路１に与えられ、あとは
前記実施例で説明したのと同じ手順で再びメモリ３に書
込むことができる。この結果１例えば第１０図（ｂ）の
パターン３０１のように、基のパターン３００の裏返し
く１を像）パターンをメモリ３に書込むことができる。

次に第１１図により第３の実施例を説明する。

第１１図はカラーあるいはモノクローム多階調のグラフ
ィックディスプレイに本発明を応用した一例である。一
般に、このようなディスプレイでは、カラーあるいは多
階調を得るために。

メモリ３を複数枚備えている。ここではそれぞれのメモ
リ３を″プレーン２００　”と呼ぶことにする。第１１
図ではプレーン２００をｎ枚設けている。このｎの値は
１以上であれば何枚あっても構わない。プレーン２００
の内部は、ここでは第９図で説明した実施例と同じであ
る。

本実施例によれば複数プレーン２００のメモリ３に対し
て一度に第１の実施例及び第２の実施例で説明した効果
が得られる。

すなわち、データバス１００のバス幅が大きくなる程、
またプレーン２００の枚数が多くなる程、一度に裏返す
ことのできるデータの量が増えるため、処理にかかるソ
フトウェアの負担　。

が低減し、これに伴い処理時間も減少する。

以上、３つの実施例により説明してきたが、本発明はグ
ラフィックディスプレイの他、プリンタ用バッファメモ
リ、イメージデータを処理するためのメモリなど、広範
囲に応用できるメモリシステムであることは明らかであ
る。又、第９図、第１１図に示した実施例を第１図の基
本構成を用いて説明したが、第３図の構成を第９図、第
１１図の実施例に適用して良いことはいうまでもない。

〔発明の効果〕

本発明によれば、簡単なハードウェアの追加により、デ
ータパターンをメモリ３の任意のビット位置に書込むだ
けの従来技術と同等の処理速度で、与えられたデータパ
ターンの裏返しのパターンをメモリ３の任意のビット位
置に書込むことができるため、裏返しのデータパターン
を作成する用途に於いてはシステムの応答が改善される
という効果がある。

【図面の簡単な説明】

第１図、第３図は本発明の基本構成図、第２図は従来例
を説明するための図、第４図はビット位置裏返し回路１
の一枯成例を示す図、第５図はパターン裏返しの説明図
、第６図はシフタ２の一枯成例を示す図、第５図は裏返
しパター？ ン書込みの説明図、第１図はスイッチ手段の一楕成例を
示す図、第９図、第１１図は本発明の一実施例を示す図
、第１０図はその説明図である。 １・・・ビット位置裏返し回路、２・・−シフタ、３・
・メモリ、４・・・制御部、５・・・書込み制御部。 第１に ／ｊ／７ 第２１月 りりｎ 嘉づ　横 ／〃 第４　閃 第Ｓ巳 （ｄ） （ｂ） 彩乙口 晃　７　目 Ｓ〜１ 第７９圃 （ｋ）） 第１１圃 ／ρθ

Claims (1)

1. 【特許請求の範囲】 １、少なくともメモリ素子と、前記メモリ素子に書込む
   データを送るデータバスと、該データバス上のデータを
   任意のビット数シフトできるシフタと、前記メモリ素子
   の任意のビットにのみ書込み許可信号を与えるための書
   込み制御部を備えたメモリシステムにおいて、前記メモ
   リ素子へ書込むデータを裏返し （鏡像）のイメージに変換する手段を備えたことを特徴
   とするメモリシステム。 ２、前記変換手段を前記データバスと前記シフタの間に
   設置したことを特徴とする特許請求の範囲第１項記載の
   メモリシステム。 ３、前記メモリ素子から読み出されたデータを一時記憶
   する手段と、該一時記憶手段に記憶されたデータと前記
   データバス上のデータのうち一方をセレクトするバスス
   イッチを付加し、該バススイッチの出力を前記変換手段
   に入力することを特徴とする特許請求の範囲第２項記載
   のメモリシステム。