JPS62169349A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62169349A JPS62169349A JP517087A JP517087A JPS62169349A JP S62169349 A JPS62169349 A JP S62169349A JP 517087 A JP517087 A JP 517087A JP 517087 A JP517087 A JP 517087A JP S62169349 A JPS62169349 A JP S62169349A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- semiconductor substrate
- wiring layer
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 4
- 230000001788 irregular Effects 0.000 abstract 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法、特に半導体集積回路
における多層配線の形成方法に関する。
における多層配線の形成方法に関する。
第１図は従来の多層配線の断面図であシ、この第１図に
示すように従来の半導体集積回路の多層配線の形成方法
としては、半導体基板１表面の比較的厚い熱酸化シリコ
ン膜２上に、絶縁膜４を挾んで第１層と第２層の配線層
３１，３□を順次積み重ねていた。
示すように従来の半導体集積回路の多層配線の形成方法
としては、半導体基板１表面の比較的厚い熱酸化シリコ
ン膜２上に、絶縁膜４を挾んで第１層と第２層の配線層
３１，３□を順次積み重ねていた。
しかるに、上記方法では、第１層配線層３１による段差
部において第２層の配線層３．に断線が発生し易く、以
下に列挙するごとき不都合が生じていた。
部において第２層の配線層３．に断線が発生し易く、以
下に列挙するごとき不都合が生じていた。
（１）半導体装置の良品率が低下する。
（２） 信頼性が悪くなる。
（３） よシ多層の電極構造が望めない。
この発明は、上記従来の欠点を除去するためになされた
もので、半導体集積回路における多層配線での段差の問
題を解決でき、高密度集積回路に応用することのできる
半導体装置の製造方法を提供することを目的とする。
もので、半導体集積回路における多層配線での段差の問
題を解決でき、高密度集積回路に応用することのできる
半導体装置の製造方法を提供することを目的とする。
以下、この発明の半導体装置の製造方法の一実施例につ
いて図面に基づき説明する。第２図ないし第４図はその
一実施例の工程断面図である。まず、第２図に示すよう
に、半導体基板１１上に多結晶シリコンのパターン１２
を形成する。これにより半導体基板１１の表面は凹凸と
なる。
いて図面に基づき説明する。第２図ないし第４図はその
一実施例の工程断面図である。まず、第２図に示すよう
に、半導体基板１１上に多結晶シリコンのパターン１２
を形成する。これにより半導体基板１１の表面は凹凸と
なる。
次に、その表面が凹凸となった半導体基板１１上の全面
に熱酸化法により第３図に示すように熱酸化シリコン膜
１３を適当な厚さまで成長させる。
に熱酸化法により第３図に示すように熱酸化シリコン膜
１３を適当な厚さまで成長させる。
すると、熱酸化シリコン膜１３の表面は、前記基板１１
表面の凹凸に対応して凹凸となる。
表面の凹凸に対応して凹凸となる。
しかる後、熱酸化シリコン膜１３表面の凹所に第４図に
示すように、アルミまたは多結晶シリコンからなる第１
層配線層１４を形成する。
示すように、アルミまたは多結晶シリコンからなる第１
層配線層１４を形成する。
その後、第１層配線層１４上を含な前記熱酸化シリコン
膜１３上の全面に前記第４図に示すように適当な厚さを
有する絶縁膜１５を形成する。そして、この絶縁膜１５
上に同第４図に示すように第２層配線層１６を形成する
。以上で多層配線の形成を終了する。
膜１３上の全面に前記第４図に示すように適当な厚さを
有する絶縁膜１５を形成する。そして、この絶縁膜１５
上に同第４図に示すように第２層配線層１６を形成する
。以上で多層配線の形成を終了する。
このような多層配線形成法によれば、熱酸化シリコン膜
１３表面の凹所に第１層配線層１４が埋め込まれて形成
され、この第１層配線層１４にょる段差を無くし得る。
１３表面の凹所に第１層配線層１４が埋め込まれて形成
され、この第１層配線層１４にょる段差を無くし得る。
したがって、以下に列挙するごとき効果が得られる。
（１）多層配線における配線間の短絡が少なくなる。
（２）断線事故がなくなる。
（３）半導体装置の歩留りが向上する。
（４）信頼性が向上する。
（５） より多層の配線が可能となる。
なお、上記一実施例では、多結晶シリコンのパターン１
２を表面上に形成することにより、半導体基板１１０表
面を凹凸に形成する場合について述べたが、半導体基板
１１自体の表面を選択的に腐食させて（エツチングして
）凹凸に形成してもよい。そのようにしても、以後一実
施例と同一の工程を進めることにより、上記一実施例と
同様のことが期待できるのは云うまでもない。
２を表面上に形成することにより、半導体基板１１０表
面を凹凸に形成する場合について述べたが、半導体基板
１１自体の表面を選択的に腐食させて（エツチングして
）凹凸に形成してもよい。そのようにしても、以後一実
施例と同一の工程を進めることにより、上記一実施例と
同様のことが期待できるのは云うまでもない。
以上のように、この発明の半導体装置の製造方法によれ
ば、半導体基板の表面を凹凸に形成し、その上の全面に
熱酸化シリコン膜を形成し、その熱酸化シリコン膜の表
面に生じた凹所に第１層配線層を形成するようにしたの
で、半導体集積回路における多層配線での段差の問題を
改善でき、多層配線における配線間の短絡、断線事故を
少なくできるとともに、歩留シの向上、よシ多層の配線
が可能となる利点を有する。したがって、高密度の集積
回路に応用できるものである。
ば、半導体基板の表面を凹凸に形成し、その上の全面に
熱酸化シリコン膜を形成し、その熱酸化シリコン膜の表
面に生じた凹所に第１層配線層を形成するようにしたの
で、半導体集積回路における多層配線での段差の問題を
改善でき、多層配線における配線間の短絡、断線事故を
少なくできるとともに、歩留シの向上、よシ多層の配線
が可能となる利点を有する。したがって、高密度の集積
回路に応用できるものである。
また、この発明の方法によれば、同じように凹所に第１
層配線層を形成する方法であっても、特開昭５２−７０
７８０号公報のようにリフトオフ法による第１層配線層
形成法を用いる必要がないので、第１層配線層に多結晶
シリコンのような高融点材料を用いることができる。す
７トオ７法を必須条件とする上記公報の技術では、高温
下の処理ではレゾストが溶解するので、配線材料も低融
点の導体に限定される。これに対して上記本発明の方法
では、第１層配線材料の被着時にレゾストか存在してい
ないので、多結晶シリコンなどの高融点材料を配線材料
として使用できる。
層配線層を形成する方法であっても、特開昭５２−７０
７８０号公報のようにリフトオフ法による第１層配線層
形成法を用いる必要がないので、第１層配線層に多結晶
シリコンのような高融点材料を用いることができる。す
７トオ７法を必須条件とする上記公報の技術では、高温
下の処理ではレゾストが溶解するので、配線材料も低融
点の導体に限定される。これに対して上記本発明の方法
では、第１層配線材料の被着時にレゾストか存在してい
ないので、多結晶シリコンなどの高融点材料を配線材料
として使用できる。
夫だ、上記公報のリフトオフ法では、レゾストによるす
７トオ７の都合上、レゾスト上と凹所とで配線材料が段
切れを生じていなければいけないが、つながってしまう
ことがあり、第１層配線層形成の歩留シが悪い。リフト
オフ法を必要としない上記本発明によればこのような問
題もない。
７トオ７の都合上、レゾスト上と凹所とで配線材料が段
切れを生じていなければいけないが、つながってしまう
ことがあり、第１層配線層形成の歩留シが悪い。リフト
オフ法を必要としない上記本発明によればこのような問
題もない。
第１図は従来の半導体集積回路の多層配線の断面図、第
２図ないし第４図はこの発明の半導体装置の製造方法の
一実施例を示す工程断面図である。 １１・・・半導体基板、１２・・・多結晶シリコンパタ
ーン、１３・・・熱酸化シリコン膜、１４・・・第１層
配線層、１５・・・絶縁膜、１６・・・第２層配線層。 特許出願人 沖電気工業株式会社 Ｈ／−Ｔ、’）：ｉ
２図ないし第４図はこの発明の半導体装置の製造方法の
一実施例を示す工程断面図である。 １１・・・半導体基板、１２・・・多結晶シリコンパタ
ーン、１３・・・熱酸化シリコン膜、１４・・・第１層
配線層、１５・・・絶縁膜、１６・・・第２層配線層。 特許出願人 沖電気工業株式会社 Ｈ／−Ｔ、’）：ｉ
Claims (1)
- 【特許請求の範囲】 基板表面上への多結晶シリコンパターンの形成あるいは
基板表面の選択的なエッチングにより、半導体基板の表
面を凹凸に形成する工程と、その半導体基板の表面に熱
酸化シリコン膜を形成する工程と、 その熱酸化シリコン膜の表面に前記基板の凹所に対応し
て生じた凹所に第１層配線層を形成する工程と、 その第１層配線層上を含む前記熱酸化シリコン膜上の全
面に絶縁膜を形成する工程と、 その絶縁膜上に第２層配線層を形成する工程とを具備し
てなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP517087A JPS62169349A (ja) | 1987-01-14 | 1987-01-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP517087A JPS62169349A (ja) | 1987-01-14 | 1987-01-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62169349A true JPS62169349A (ja) | 1987-07-25 |
Family
ID=11603759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP517087A Pending JPS62169349A (ja) | 1987-01-14 | 1987-01-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62169349A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4929779A (ja) * | 1972-07-18 | 1974-03-16 | ||
| JPS5172289A (ja) * | 1974-12-20 | 1976-06-22 | Fujitsu Ltd | Handotaisochinoseizohoho |
-
1987
- 1987-01-14 JP JP517087A patent/JPS62169349A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4929779A (ja) * | 1972-07-18 | 1974-03-16 | ||
| JPS5172289A (ja) * | 1974-12-20 | 1976-06-22 | Fujitsu Ltd | Handotaisochinoseizohoho |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH098039A (ja) | 埋め込み配線の形成方法及び埋め込み配線 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPS62169349A (ja) | 半導体装置の製造方法 | |
| JP3130726B2 (ja) | 半導体装置及びその製造方法 | |
| JP3052892B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS59158534A (ja) | 半導体装置の製造方法 | |
| JPH01248537A (ja) | 半導体集積回路 | |
| JPS6286715A (ja) | 半導体装置の製造方法 | |
| JPH01276744A (ja) | 超伝導配線及びその製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JPH0334675B2 (ja) | ||
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPS60121738A (ja) | 半導体装置の製造方法 | |
| JPH0244145B2 (ja) | ||
| JP3348324B2 (ja) | 半導体装置の製造方法 | |
| KR970007437B1 (ko) | 반도체소자의 제조방법 | |
| JPS59232444A (ja) | 半導体装置の製造方法 | |
| JPH0714918A (ja) | 半導体素子の製造方法 | |
| JPH10199975A (ja) | 多層配線構造の半導体装置の製造方法 | |
| JPS6017914A (ja) | 半導体装置の製造方法 | |
| JPS5886744A (ja) | 半導体集積回路装置 | |
| JPS61193451A (ja) | 半導体装置の製造方法 | |
| JPS6362255A (ja) | 半導体装置の平坦化方法 | |
| JPS6089927A (ja) | 半導体装置の製造方法 |