JPS6286715A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6286715A JPS6286715A JP22715385A JP22715385A JPS6286715A JP S6286715 A JPS6286715 A JP S6286715A JP 22715385 A JP22715385 A JP 22715385A JP 22715385 A JP22715385 A JP 22715385A JP S6286715 A JPS6286715 A JP S6286715A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- polycrystalline silicon
- layer
- photoresist mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 abstract description 26
- 239000011229 interlayer Substances 0.000 abstract description 12
- 239000012535 impurity Substances 0.000 abstract description 3
- 238000002844 melting Methods 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 230000008018 melting Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003303 reheating Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路におけるコンタクトホールの
形成方法に関するものである。
形成方法に関するものである。
従来の技術
従来、半導体集積回路において、コンタクトホール形成
工程と配線層下地平担化工程とを別々に行うのが一般的
である。
工程と配線層下地平担化工程とを別々に行うのが一般的
である。
発明が解決しようとする問題点
ところが、半導体集積回路においては、コンタクトホー
ルエツジ部や、配線層下地酸化膜ステップ部での配線の
断線や、配線層形成時での工ｌチ残り等によるショート
が生じやすく、良好な配線層を形成することが困難とな
る。
ルエツジ部や、配線層下地酸化膜ステップ部での配線の
断線や、配線層形成時での工ｌチ残り等によるショート
が生じやすく、良好な配線層を形成することが困難とな
る。
問題点を解決するだめの手段
本発明は、上述の配線層のコンタクトホール部での断線
の可能性を小さくするテーパー形状を有するコンタクト
ホールの形成方法を提供するもので、要約すると、半導
体基板上に、所定パターンのコンタクト領域を形成した
のち、この領域をおおって絶縁膜層を形成し、次に、コ
ンタクトホール形成用第１のホトレジストマスクを形成
し、上記絶縁膜層をその中間厚の深さまで異方性エッチ
し、第１のコンタクトホールを形成したのち、上記第１
のホトレジストマスクを除去し、全面に多結晶シリコン
層を形成し、次いで、ガスプラズマにより、上記多結晶
シリコン層を全面エッチし、上記第１のコンタクトホー
ルのエツジ部および上記絶縁膜ステップ部に上記多結晶
シリコン層を残し、続いて、コンタクトホール形成用第
２のホトレジストマスクを形成し、再び、上記第１のコ
ンタクトホール部に残る上記絶縁膜に第２のコンタクト
ホールをエツチングで開口形成する工程をそなえた半導
体装置の製造方法である。
の可能性を小さくするテーパー形状を有するコンタクト
ホールの形成方法を提供するもので、要約すると、半導
体基板上に、所定パターンのコンタクト領域を形成した
のち、この領域をおおって絶縁膜層を形成し、次に、コ
ンタクトホール形成用第１のホトレジストマスクを形成
し、上記絶縁膜層をその中間厚の深さまで異方性エッチ
し、第１のコンタクトホールを形成したのち、上記第１
のホトレジストマスクを除去し、全面に多結晶シリコン
層を形成し、次いで、ガスプラズマにより、上記多結晶
シリコン層を全面エッチし、上記第１のコンタクトホー
ルのエツジ部および上記絶縁膜ステップ部に上記多結晶
シリコン層を残し、続いて、コンタクトホール形成用第
２のホトレジストマスクを形成し、再び、上記第１のコ
ンタクトホール部に残る上記絶縁膜に第２のコンタクト
ホールをエツチングで開口形成する工程をそなえた半導
体装置の製造方法である。
作用
このような本発明の構成により、コンタクトホール部が
テーパー状に形成でき、また配線層下地絶縁膜ステップ
部での急峻な断差を回避し、平担度の向上ができ、配線
抵抗の増加、断線を防止できる。
テーパー状に形成でき、また配線層下地絶縁膜ステップ
部での急峻な断差を回避し、平担度の向上ができ、配線
抵抗の増加、断線を防止できる。
実施例
本発明の実施例をシリコ、ン基板へのコンタクトホール
を形成し、アルミニウム配線を形成する場合を例にして
第１図の断面図および第２図（ａ）〜（Ｃ）の工程順断
面図により、以下に説明する。まず第２図（ａ）に示す
ように半導体基板１上に、選択酸化法により、フィール
ド酸化膜と呼ばれる厚い酸化膜２を形成したのち、前記
半導体基板と反対の伝導型の不純物領域３を形成する。
を形成し、アルミニウム配線を形成する場合を例にして
第１図の断面図および第２図（ａ）〜（Ｃ）の工程順断
面図により、以下に説明する。まず第２図（ａ）に示す
ように半導体基板１上に、選択酸化法により、フィール
ド酸化膜と呼ばれる厚い酸化膜２を形成したのち、前記
半導体基板と反対の伝導型の不純物領域３を形成する。
次に多結晶シリコンあるいは高融点金属等によるトラン
ジスタゲートおよび第１の配線層４を形成し、続いて層
間絶縁膜６およびその表面に第１のホトレジストマスク
６により第１のコンタクトホール形成用マススパターン
を形成したのち、ＣＨＦ３と０２ガスプラズマにより前
記層間絶縁膜５をその厚みの約半分の深さまでエッチし
、ホトレジストマスク６を除去する。これにより実際の
コンタクトホールより大きい開口部の第１コンタクトホ
ー／Ｉ／７が異方性の形状で形成される。続いて第２図
（ｂ）に示すように多結晶シリコン層８を全面に形成し
たのち、ＣＣｌ４ガス系によるガスプラズマにより全面
エッチすると、コンタクトホールエツジ部および層間絶
縁膜ステップ部に同層間絶縁膜６の厚みに相当するΔＷ
０冨の多結晶シリコンが残る。次に開ロアより２ΔＷ小
さなコンタクトホールを形成するための第２のホトレジ
ストマスク１ｏを形成し、再ヒ、ＣＨＦ、と０２ガスプ
ラズマにより、前記層間絶縁膜５の残り約半分の厚さを
エッチし、第２図（Ｃ）のように、第２のコンタクトホ
ー／Ｌ’１１を形成する。この際、第１．第２のコンタ
クトホール間のステップ部には多結晶シリコン残存層９
が形成される。こののち、この多結晶シリコン残存層９
の表面を一部酸化し、多結晶シリコン酸化膜１２を形成
してアルミニウムによる第２の配線層１３をホトリソグ
ラフィ一工程によシ形成したものが第１図の半導体装置
である。上記例では、第１の多結晶配線層４へ、コニ７
タリー−一′・ジデ、Ｓ、伊Ｔ−一で、−４々９−６て
：、この場合も、上記例の場合と同様に形成できる。
ジスタゲートおよび第１の配線層４を形成し、続いて層
間絶縁膜６およびその表面に第１のホトレジストマスク
６により第１のコンタクトホール形成用マススパターン
を形成したのち、ＣＨＦ３と０２ガスプラズマにより前
記層間絶縁膜５をその厚みの約半分の深さまでエッチし
、ホトレジストマスク６を除去する。これにより実際の
コンタクトホールより大きい開口部の第１コンタクトホ
ー／Ｉ／７が異方性の形状で形成される。続いて第２図
（ｂ）に示すように多結晶シリコン層８を全面に形成し
たのち、ＣＣｌ４ガス系によるガスプラズマにより全面
エッチすると、コンタクトホールエツジ部および層間絶
縁膜ステップ部に同層間絶縁膜６の厚みに相当するΔＷ
０冨の多結晶シリコンが残る。次に開ロアより２ΔＷ小
さなコンタクトホールを形成するための第２のホトレジ
ストマスク１ｏを形成し、再ヒ、ＣＨＦ、と０２ガスプ
ラズマにより、前記層間絶縁膜５の残り約半分の厚さを
エッチし、第２図（Ｃ）のように、第２のコンタクトホ
ー／Ｌ’１１を形成する。この際、第１．第２のコンタ
クトホール間のステップ部には多結晶シリコン残存層９
が形成される。こののち、この多結晶シリコン残存層９
の表面を一部酸化し、多結晶シリコン酸化膜１２を形成
してアルミニウムによる第２の配線層１３をホトリソグ
ラフィ一工程によシ形成したものが第１図の半導体装置
である。上記例では、第１の多結晶配線層４へ、コニ７
タリー−一′・ジデ、Ｓ、伊Ｔ−一で、−４々９−６て
：、この場合も、上記例の場合と同様に形成できる。
発明の効果
本発明の方法によれば、コンタクトホール部がテーバ−
状に形成でき、またコンタクトホール形成用ホトレジス
トマスクの合わせマージンが向上でき、マスク開口部よ
りも小さなコンタクトホールが形成できる。さらに、層
間絶縁膜のステップ部もテーパー状に形成できるので、
平担度の向上ができ、配線のコンタクトエツジ部での配
線抵抗の増加、断線等を防止し、配線平坦度の向上によ
り配線信頼性の向上を図ることが可能となり、半導体装
置の品質を著しく高める効果がある。
状に形成でき、またコンタクトホール形成用ホトレジス
トマスクの合わせマージンが向上でき、マスク開口部よ
りも小さなコンタクトホールが形成できる。さらに、層
間絶縁膜のステップ部もテーパー状に形成できるので、
平担度の向上ができ、配線のコンタクトエツジ部での配
線抵抗の増加、断線等を防止し、配線平坦度の向上によ
り配線信頼性の向上を図ることが可能となり、半導体装
置の品質を著しく高める効果がある。
第１図は本発明実施例の方法によって得られた半導体装
置の断面図、第２図（８Ｌ）〜（０）は本発明の半導体
装置の製造方法を示す工程順の断面図である。 １・・・・・・半導体基板、２・・・・・・フィールド
酸化膜、３・・・・・・不純物領域、４・・・・・・多
結晶シリコンあるいは高融点金属による第１の配線層、
６・・・−・・層間絶縁％、６ ・７：〜ノシヌーマ
ヌク、７ ・・男コ＝ンタクトホール、８・・・・・・
多結晶シリコン、９・・・・・・多結晶シリコン残存層
、１０・・・・・・ホトレジストマスク、１１・・・・
・・第２コンタクトホール、１２・・・・・・多結晶シ
リコン上の酸化膜、１３・・−・・７ルミニ台ムによる
第２の配線層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１６柔
１ 図 （−−一字引不基減 ２−一一フイーノＬドＭ／ご３更 ３−−一不胱１υ頒ｊべ
置の断面図、第２図（８Ｌ）〜（０）は本発明の半導体
装置の製造方法を示す工程順の断面図である。 １・・・・・・半導体基板、２・・・・・・フィールド
酸化膜、３・・・・・・不純物領域、４・・・・・・多
結晶シリコンあるいは高融点金属による第１の配線層、
６・・・−・・層間絶縁％、６ ・７：〜ノシヌーマ
ヌク、７ ・・男コ＝ンタクトホール、８・・・・・・
多結晶シリコン、９・・・・・・多結晶シリコン残存層
、１０・・・・・・ホトレジストマスク、１１・・・・
・・第２コンタクトホール、１２・・・・・・多結晶シ
リコン上の酸化膜、１３・・−・・７ルミニ台ムによる
第２の配線層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１６柔
１ 図 （−−一字引不基減 ２−一一フイーノＬドＭ／ご３更 ３−−一不胱１υ頒ｊべ
Claims (1)
- 半導体基板上に、所定パターンのコンタクト領域を形成
したのち、この領域をおおって絶縁膜層を形成し、次に
、コンタクトホール形成用第１のホトレジストマスクを
形成し、上記絶縁膜層をその中間厚の深さまで異方性エ
ッチし、第１のコンタクトホールを形成したのち、上記
第１のホトレジストマスクを除去し、全面に多結晶シリ
コン層を形成し、次いで、ガスプラズマにより、上記多
結晶シリコン層を全面エッチし、上記第１のコンタクト
ホールエッジ部および上記絶縁膜ステップ部に上記多結
晶シリコン層を残し、続いて、コンタクトホール形成用
第２のホトレジストマスクを形成し、再び、上記第１の
コンタクトホール部に残る上記絶縁膜に第２のコンタク
トホールをエッチングで開口形成する工程をそなえた半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22715385A JPS6286715A (ja) | 1985-10-11 | 1985-10-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22715385A JPS6286715A (ja) | 1985-10-11 | 1985-10-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6286715A true JPS6286715A (ja) | 1987-04-21 |
Family
ID=16856326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22715385A Pending JPS6286715A (ja) | 1985-10-11 | 1985-10-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6286715A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6439040A (en) * | 1987-08-04 | 1989-02-09 | Sanyo Electric Co | Formation of contact hole |
| US5294296A (en) * | 1992-02-12 | 1994-03-15 | Hyundai Electronics Industries, Co., Ltd. | Method for manufacturing a contact hole of a semiconductor device |
| US5686354A (en) * | 1995-06-07 | 1997-11-11 | Advanced Micro Devices, Inc. | Dual damascene with a protective mask for via etching |
| US5744835A (en) * | 1995-11-14 | 1998-04-28 | Nippon Steel Corporation | MOS semiconductor device with mask layers |
| US6097052A (en) * | 1992-11-27 | 2000-08-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and a method of manufacturing thereof |
-
1985
- 1985-10-11 JP JP22715385A patent/JPS6286715A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6439040A (en) * | 1987-08-04 | 1989-02-09 | Sanyo Electric Co | Formation of contact hole |
| US5294296A (en) * | 1992-02-12 | 1994-03-15 | Hyundai Electronics Industries, Co., Ltd. | Method for manufacturing a contact hole of a semiconductor device |
| US6097052A (en) * | 1992-11-27 | 2000-08-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and a method of manufacturing thereof |
| US6586329B1 (en) | 1992-11-27 | 2003-07-01 | Mitsubishi Denki Kabshiki Kaisha | Semiconductor device and a method of manufacturing thereof |
| US5686354A (en) * | 1995-06-07 | 1997-11-11 | Advanced Micro Devices, Inc. | Dual damascene with a protective mask for via etching |
| US5744835A (en) * | 1995-11-14 | 1998-04-28 | Nippon Steel Corporation | MOS semiconductor device with mask layers |
| US6833293B2 (en) | 1995-11-14 | 2004-12-21 | United Microelectronics Corporation | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0391930A (ja) | 半導体装置の製造方法 | |
| JPS60160653A (ja) | 半導体装置の製造方法 | |
| JPH02125449A (ja) | 半導体装置の製造方法 | |
| JPS63102340A (ja) | 半導体装置の製造方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS62224077A (ja) | 半導体集積回路装置 | |
| JPS62122173A (ja) | 半導体装置 | |
| JPS60242662A (ja) | 半導体装置 | |
| JPS61242018A (ja) | 半導体装置の製造方法 | |
| JP2712450B2 (ja) | 半導体装置の製造方法 | |
| JPH0713958B2 (ja) | 半導体装置の製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPS60235465A (ja) | 半導体装置の製造方法 | |
| JPS5968950A (ja) | 半導体装置の製造方法 | |
| JPH01253254A (ja) | 半導体装置の製造方法 | |
| JPH03145729A (ja) | 半導体装置の製造方法 | |
| JPH03155635A (ja) | 半導体装置の製造方法 | |
| JPS6376424A (ja) | 半導体装置の製造方法 | |
| JPS6047445A (ja) | 半導体装置の製造方法 | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JPS5951130B2 (ja) | 漏洩電流の少ない半導体装置の製造方法 | |
| JPH0216019B2 (ja) | ||
| JPH05226336A (ja) | 半導体装置の製造方法 | |
| JPH01222461A (ja) | 半導体装置の製造方法 | |
| JPS6038873A (ja) | 半導体装置の製造方法 |