JPS62173538A - 現用予備決定方式 - Google Patents
現用予備決定方式Info
- Publication number
- JPS62173538A JPS62173538A JP61014953A JP1495386A JPS62173538A JP S62173538 A JPS62173538 A JP S62173538A JP 61014953 A JP61014953 A JP 61014953A JP 1495386 A JP1495386 A JP 1495386A JP S62173538 A JPS62173538 A JP S62173538A
- Authority
- JP
- Japan
- Prior art keywords
- power
- central control
- power supply
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
二重化された中央制御装置において、各電源投入部が起
動信号を出力する迄の時間に差を持たせ、早く起動信号
を出力し、現用系となる中央制御装置を固定することに
より、保守上、系管理上の便宜を図る。
動信号を出力する迄の時間に差を持たせ、早く起動信号
を出力し、現用系となる中央制御装置を固定することに
より、保守上、系管理上の便宜を図る。
本発明は二重化された中央制御装置における現用予備決
定方式の改良に関する。
定方式の改良に関する。
特に高信頼性を要求される電子交換機等の中央制御装置
は二重化されており、一方が現用系として稼動し、他方
が予備系として待機する。現用系中央制御装置が罹障し
た場合には、直ちに現用系および予備系の切替えが行わ
れ、待機中の中央制御装置が現用系として稼動を開始す
る。
は二重化されており、一方が現用系として稼動し、他方
が予備系として待機する。現用系中央制御装置が罹障し
た場合には、直ちに現用系および予備系の切替えが行わ
れ、待機中の中央制御装置が現用系として稼動を開始す
る。
かかる中央制御装置に電源を投入した場合に、早く動作
可能となった中央制御装置を現用系とし、遅れて動作可
能となった中央制御装置を予備系とする。
可能となった中央制御装置を現用系とし、遅れて動作可
能となった中央制御装置を予備系とする。
かかる場合に、それぞれ二重化された中央制御装置を複
数組使用するマルチプロセッサ式中央処理システムにお
いては、電源投入時に現用系となる中央制御装置が、予
め固定していることが、保守上並びに系管理上要望され
る。
数組使用するマルチプロセッサ式中央処理システムにお
いては、電源投入時に現用系となる中央制御装置が、予
め固定していることが、保守上並びに系管理上要望され
る。
第４図は本発明の対象となる中央処理システムの一例を
示す図である。
示す図である。
第４図において、１組の管理処理装置１と、複数組の呼
処理装置２とは、それぞれ二重化された中央制御装置３
ａおよび３ｂとから構成され、それぞれ一方の中央制御
装置３ａまたはｊｂが現用系として稼動し、他方の中央
制御装置３ｂまたは３ａが予備系として待機する。
処理装置２とは、それぞれ二重化された中央制御装置３
ａおよび３ｂとから構成され、それぞれ一方の中央制御
装置３ａまたはｊｂが現用系として稼動し、他方の中央
制御装置３ｂまたは３ａが予備系として待機する。
第５図は従来ある中央制御装置の一例を示す図であり、
第６図は第５図における電源投入回路の一例を示す図で
あり、第７図は第６図における各種電圧を示す図である
。
第６図は第５図における電源投入回路の一例を示す図で
あり、第７図は第６図における各種電圧を示す図である
。
第５図において、中央制御装置３ａ（３ｂ）は、電源投
入回路（ＰＯ） ３１ ａ （３ｌ ｂ） 、呼処理等
を司るプロセッサ（ＭＰＵ）３２ａ （３２ｂ）、中央
制御装置３ａ（３ｂ）の罹障を検出し、現用系および予
備系の切替えを実行する緊急制御回路（ＥＭＡ）３３ａ
（３３ｂ） 、並びにゲート３４ａ （３４ｂ）
、３５ａ （３５ｂ） 、抵抗３６ａ（３６ｂ）および
コンデンサ３７ ａ （３７ｂ）を具備している。
入回路（ＰＯ） ３１ ａ （３ｌ ｂ） 、呼処理等
を司るプロセッサ（ＭＰＵ）３２ａ （３２ｂ）、中央
制御装置３ａ（３ｂ）の罹障を検出し、現用系および予
備系の切替えを実行する緊急制御回路（ＥＭＡ）３３ａ
（３３ｂ） 、並びにゲート３４ａ （３４ｂ）
、３５ａ （３５ｂ） 、抵抗３６ａ（３６ｂ）および
コンデンサ３７ ａ （３７ｂ）を具備している。
第６図において、電源投入回路（ＰＯ）３Ｌａ（３ｌ
ｂ）はゲートＡおよびインバータ■から構成される。ゲ
ートＡには、電源電圧ＶＯを抵抗３６ａ（３６ｂ）およ
びコンデンサ３７ａ（３７ｂ）により分圧した入力電圧
Ｖｉａ（Ｖｌｂ）が入力される。電源が投入されると、
電源電圧ＶＯが短時間後に定常値に達しても、入力電圧
Ｖｌａ（Ｖｌｂ）は抵抗３６ ａ （３６ｂ）およびコ
ンデンサ３７ ａ （３７ｂ）により定まる時定数に
基づき徐々に上昇し、所定時間Ｔ後にゲートＡが具備す
る闇値電圧Ｖｔに達するとゲー）Ａから出力されるゲー
ト出力電圧Ｖ２ａ （Ｖ２ｂ）が低レベルから高レベル
に変化する。インバータＩから出力される出力電圧Ｖ３
ａ （Ｖ３ｂ）は、電源投入直後に高レベルに設定され
、ゲート出力電圧ｖ２ａ（Ｖ２ｂ）が低レベルに設定さ
れている間、高レベルを維持するが、ゲート出力電圧Ｖ
２ａ（Ｖ２ｂ）が高レベルに変化すると低レベルに変化
し、起動信号ｒａ（ｒｂ）としてプロセッサ（ＭＰＵ）
３２ａ （３２ｂ）に伝達される。
ｂ）はゲートＡおよびインバータ■から構成される。ゲ
ートＡには、電源電圧ＶＯを抵抗３６ａ（３６ｂ）およ
びコンデンサ３７ａ（３７ｂ）により分圧した入力電圧
Ｖｉａ（Ｖｌｂ）が入力される。電源が投入されると、
電源電圧ＶＯが短時間後に定常値に達しても、入力電圧
Ｖｌａ（Ｖｌｂ）は抵抗３６ ａ （３６ｂ）およびコ
ンデンサ３７ ａ （３７ｂ）により定まる時定数に
基づき徐々に上昇し、所定時間Ｔ後にゲートＡが具備す
る闇値電圧Ｖｔに達するとゲー）Ａから出力されるゲー
ト出力電圧Ｖ２ａ （Ｖ２ｂ）が低レベルから高レベル
に変化する。インバータＩから出力される出力電圧Ｖ３
ａ （Ｖ３ｂ）は、電源投入直後に高レベルに設定され
、ゲート出力電圧ｖ２ａ（Ｖ２ｂ）が低レベルに設定さ
れている間、高レベルを維持するが、ゲート出力電圧Ｖ
２ａ（Ｖ２ｂ）が高レベルに変化すると低レベルに変化
し、起動信号ｒａ（ｒｂ）としてプロセッサ（ＭＰＵ）
３２ａ （３２ｂ）に伝達される。
第５図において、プロセッサ（ＭＰＵ）３２ａ（３２ｂ
）は、電源投入後、電源電圧ＶＯが安定値に達すると動
作可能状態となるが、電源投入回路（ＰＯ） ３１ａ
（３ｌ ｂ）から出力される出力電圧Ｖ３ａ （Ｖ
３ｂ）が高レベルに設定されている間は動作を開始しな
い。所定時間Ｔ後に電源投入回路（ＰＯ）３１ａ （３
１ｂ）からの出力電圧Ｖ３ａ （Ｖ３ｂ）が低レベル
に変化すると、プロセッサ（ＭＰＵ）３２ａ （３２ｂ
）は動作を開始する。
）は、電源投入後、電源電圧ＶＯが安定値に達すると動
作可能状態となるが、電源投入回路（ＰＯ） ３１ａ
（３ｌ ｂ）から出力される出力電圧Ｖ３ａ （Ｖ
３ｂ）が高レベルに設定されている間は動作を開始しな
い。所定時間Ｔ後に電源投入回路（ＰＯ）３１ａ （３
１ｂ）からの出力電圧Ｖ３ａ （Ｖ３ｂ）が低レベル
に変化すると、プロセッサ（ＭＰＵ）３２ａ （３２ｂ
）は動作を開始する。
なお電源投入回路（ＰＯ） ３１ ａ （３ｌ ｂ）か
ら出力される出力電圧ｖ３ａ （Ｖ３ｂ）はゲート３４
ａ （３４ｂ）にも入力される。出力電圧■３ａ（Ｖ３
ｂ）が高レベルの場合にはゲート３４ａ（３４ｂ）の出
力電圧は低レベルに設定され、ゲ−）３５ａ （３５
ｂ）の出力電圧、即ち現用予備信号５ａ（ｓｂ）は高レ
ベルに設定されている。
ら出力される出力電圧ｖ３ａ （Ｖ３ｂ）はゲート３４
ａ （３４ｂ）にも入力される。出力電圧■３ａ（Ｖ３
ｂ）が高レベルの場合にはゲート３４ａ（３４ｂ）の出
力電圧は低レベルに設定され、ゲ−）３５ａ （３５
ｂ）の出力電圧、即ち現用予備信号５ａ（ｓｂ）は高レ
ベルに設定されている。
かかる状態で、例えば電源投入回路（ＰＯ）３１ａから
の出力電圧ｖ３が先に低レベルに変化すると、ゲー）３
４ａの出力電圧は高レベルに変化し、ゲート３５ａの出
力電圧は低レベルに変化し、現用予備信号ｓａは現用状
態に設定され、中央制御装置３ａは現用系として稼動す
る。
の出力電圧ｖ３が先に低レベルに変化すると、ゲー）３
４ａの出力電圧は高レベルに変化し、ゲート３５ａの出
力電圧は低レベルに変化し、現用予備信号ｓａは現用状
態に設定され、中央制御装置３ａは現用系として稼動す
る。
続いて電源投入回路（ＰＯ）３１ｂからの出力電圧■３
が低レベルに変化すると、ゲート３４ｂの出力電圧は高
レベルに変化するが、ゲート３５ｂには既に低レベルに
設定された現用予備信号Ｓａが入力されている為、ゲー
）３５ａの出力電圧は高レベルを維持し、現用予備信号
ｓｂは予備状態に設定され、中央制御装置３ｂは予備系
として待機する。
が低レベルに変化すると、ゲート３４ｂの出力電圧は高
レベルに変化するが、ゲート３５ｂには既に低レベルに
設定された現用予備信号Ｓａが入力されている為、ゲー
）３５ａの出力電圧は高レベルを維持し、現用予備信号
ｓｂは予備状態に設定され、中央制御装置３ｂは予備系
として待機する。
なお中央制御装置３ａおよび３ｂは、同一に構成されて
いる為、電源投入時、中央制御装置３ａおよび３ｂの何
れが現用系となるかは、抵抗３６ａおよび３６ｂ、並び
にコンデンサ３７ａおよび３７ｂの、規格値に対する偏
差により左右され、固定していない。
いる為、電源投入時、中央制御装置３ａおよび３ｂの何
れが現用系となるかは、抵抗３６ａおよび３６ｂ、並び
にコンデンサ３７ａおよび３７ｂの、規格値に対する偏
差により左右され、固定していない。
以上の説明から明らかな如く、従来ある中央制御装置に
おいては、同一構成を有する中央制御装置３ａおよび３
ｂにより二重化されていた。
おいては、同一構成を有する中央制御装置３ａおよび３
ｂにより二重化されていた。
従って第４図に示される如き中央処理システムにおいて
、電源投入時、管理処理袋Ｗ１および各呼処理装置２内
の何れの中央制御装置３ａ （３ｂ）が現用系となるか
は、中央制御装置３ａおよび３ｂの標準特性からの偏差
により区々となり、保守上、並びに系管理上不便であっ
た。
、電源投入時、管理処理袋Ｗ１および各呼処理装置２内
の何れの中央制御装置３ａ （３ｂ）が現用系となるか
は、中央制御装置３ａおよび３ｂの標準特性からの偏差
により区々となり、保守上、並びに系管理上不便であっ
た。
第１図は本発明の原理を示す図である。
第１図において、３ａおよび３ｂは本発明の対象となる
二重化された中央制御装置である。
二重化された中央制御装置である。
１００ａおよび１００ｂは電源投入時に電源電圧ＶＯの
安定するに充分な所定時間後に処理部２００ａ、２００
ｂに起動信号ｒａ、ｒｂを入力する電源投入部である。
安定するに充分な所定時間後に処理部２００ａ、２００
ｂに起動信号ｒａ、ｒｂを入力する電源投入部である。
２００ａおよび２００ｂは各種処理を司る処理部である
。
。
３００は各電源投入部１００ａおよび１００ｂからの起
動信号ｒａ、ｒｂの出力時期の早い方を現用系、遅い方
を予備系と定める現用予備決定部である。
動信号ｒａ、ｒｂの出力時期の早い方を現用系、遅い方
を予備系と定める現用予備決定部である。
４００ａおよび４００ｂは本発明により設けられ、各電
源投入部１００ａ、１００ｂが電源投入後、起動信号ｒ
ａ、ｒｂを出力する迄の時間に差を持たせる時限手段で
ある。
源投入部１００ａ、１００ｂが電源投入後、起動信号ｒ
ａ、ｒｂを出力する迄の時間に差を持たせる時限手段で
ある。
本発明においては、電源投入後、各起動時限部１００ａ
および１００ｂから起動信号ｒａまたはｒｂが出力され
る迄の時間に差が持たせである。
および１００ｂから起動信号ｒａまたはｒｂが出力され
る迄の時間に差が持たせである。
その結果、電源投入時に現用系および予備系となる中央
制御装置３ａ（３ｂ）が固定されることとなり、保守上
および系管理上便利となる。
制御装置３ａ（３ｂ）が固定されることとなり、保守上
および系管理上便利となる。
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例による中央制御装置を示す図
であり、第３図は第２図における各種電圧を示す図であ
る。なお、企図を通じて同一符号は同一対象物を示す。
であり、第３図は第２図における各種電圧を示す図であ
る。なお、企図を通じて同一符号は同一対象物を示す。
第２図においては、各中央制御装置３ａおよび３ｂ内の
各抵抗３６ａおよび３６ｂに並列に、それぞれ抵抗３８
ａと接続端子３９ａ、並びに抵抗３８ｂと接続端子３９
ｂとが、時限手段４００ａおよび４００ｂとして設けら
れている。
各抵抗３６ａおよび３６ｂに並列に、それぞれ抵抗３８
ａと接続端子３９ａ、並びに抵抗３８ｂと接続端子３９
ｂとが、時限手段４００ａおよび４００ｂとして設けら
れている。
今中央制御装Ｗ３ａ内の接続端子３９ａを接続し、中央
制御装置３ｂ内の接続端子３９ｂを切断して置くと、中
央制御装置３ａにおいては、抵抗３６ａに抵抗３８ａが
並列接続されたこととなる。
制御装置３ｂ内の接続端子３９ｂを切断して置くと、中
央制御装置３ａにおいては、抵抗３６ａに抵抗３８ａが
並列接続されたこととなる。
従って第３図に示す如（、電源電圧■０が投入された際
に、中央制御装置３ａにおける電源投入回路（ＰＯ）３
１ａに対する入力電圧Ｖｉａは、中央制御装置３ｂにお
ける電源投入回路（ＰＯ）３１ｂに対する入力電圧Ｖｌ
ｂに比し急激に上昇し、中央制御装置３ｂにおける電源
投入回路（ＰＯ）３１ｂ内のゲートＡがゲート出力電圧
Ｖ２ｂを低レベルから高レベルに変化する時間Ｔに比し
、充分短時間Ｔ１に、中央制御装置３ａにおける電源投
入回路（ＰＯ）３１ａ内のゲー）Ａがゲート出力電圧Ｖ
２ａを低レベルから高レベルに変化する。
に、中央制御装置３ａにおける電源投入回路（ＰＯ）３
１ａに対する入力電圧Ｖｉａは、中央制御装置３ｂにお
ける電源投入回路（ＰＯ）３１ｂに対する入力電圧Ｖｌ
ｂに比し急激に上昇し、中央制御装置３ｂにおける電源
投入回路（ＰＯ）３１ｂ内のゲートＡがゲート出力電圧
Ｖ２ｂを低レベルから高レベルに変化する時間Ｔに比し
、充分短時間Ｔ１に、中央制御装置３ａにおける電源投
入回路（ＰＯ）３１ａ内のゲー）Ａがゲート出力電圧Ｖ
２ａを低レベルから高レベルに変化する。
その結果、電源投入回路（ＰＯ）３１ａからは、必ず電
源投入回路（ＰＯ）３１ｂより早く起動信号ｒａが出力
されることとなり、電源投入時には、常に現用予備信号
ｓａが現用状態、現用予備信号ｓｂが予備状態に設定さ
れることとなる。
源投入回路（ＰＯ）３１ｂより早く起動信号ｒａが出力
されることとなり、電源投入時には、常に現用予備信号
ｓａが現用状態、現用予備信号ｓｂが予備状態に設定さ
れることとなる。
従って第４図に示す如き中央処理システムにおいて、管
理処理装置１および各呼処理装置２における総ての中央
制御装置３ａ内の接続端子３９ａを接続し、中央制御装
置３ｂ内の接続端子３９ｂを切断しておけば、電源投入
の際に、総ての管理処理装置１および呼処理装置２にお
いて、中央制御装置３ａが現用系、中央制御装置３ｂが
予備系となる。
理処理装置１および各呼処理装置２における総ての中央
制御装置３ａ内の接続端子３９ａを接続し、中央制御装
置３ｂ内の接続端子３９ｂを切断しておけば、電源投入
の際に、総ての管理処理装置１および呼処理装置２にお
いて、中央制御装置３ａが現用系、中央制御装置３ｂが
予備系となる。
以上の説明から明らかな如く、本実施例によれば、管理
処理装置１および各呼処理装置２内において、電源投入
時に、総ての中央制御装置３ａが現用系、総ての中央制
御装置３ｂが予備系に固定的に設定されることとなる。
処理装置１および各呼処理装置２内において、電源投入
時に、総ての中央制御装置３ａが現用系、総ての中央制
御装置３ｂが予備系に固定的に設定されることとなる。
なお、第２図乃至第４図はあく迄本発明の一実施例に過
ぎず、例えば時限手段４００ａおよび４００ｂは図示さ
れるものに限定されることは無く、他に幾多の変形が考
慮されるが、何れの場合にも本発明の効果は変わらない
。また本発明の対象となる中央処理システムは図示され
るものに限定されぬことは言う迄も無い。
ぎず、例えば時限手段４００ａおよび４００ｂは図示さ
れるものに限定されることは無く、他に幾多の変形が考
慮されるが、何れの場合にも本発明の効果は変わらない
。また本発明の対象となる中央処理システムは図示され
るものに限定されぬことは言う迄も無い。
ｒ発明の効果〕
以上、本発明によれば、前記中央制御装置において、電
源投入時に現用系および予備系となる中央制御装置が固
定されることとなり、保守上および系管理上便利となる
。
源投入時に現用系および予備系となる中央制御装置が固
定されることとなり、保守上および系管理上便利となる
。
第１図は本発明の原理を示す図、第２図は本発明の一実
施例による中央制御装置を示す図、第３図は第２図にお
ける各種電圧を示す図、第４図は本発明の対象となる中
央処理システムの一例を示す図、第５図は従来ある中央
制御装置の一例を示す図、第６図は第５図における電源
投入回路の一例を示す図、第７図は第６図における各種
電圧を示す図である。 図において、１は管理処理装置、２は呼処理装置、３ａ
および３ｂは中央制御装置、３１ａおよび３１ｂは電源
投入回路（ＰＯ）、３２ａおよび３２ｂはプロセッサ（
ＭＰＵ）、３３ａおよび３３ｂは緊急制御回路（ＥＭＡ
）、３４ａ、３４ｂ、３５ａおよび３５ｂはゲート、３
６ ａ、 ３６ ｂ。 ３８ａおよび３８ｂは抵抗、３７ａおよび３７ｂはコン
デンサ、３９ａおよび３９ｂは接続端子、１００ａおよ
び１００ｂは電源投入部、２００ａおよび２００ｂは処
理部、３００は現用予備決定部、４００ａおよび４００
ｂは時限手段、Ａはゲート、■はインバータ、ｒａおよ
びｒｂは起動信号、ｓａおよびｓｂは現用予備信号、Ｔ
およびＴ１は時間、■０は電源電圧、ＶｉａおよびＶｌ
ｂは入力端子、Ｖ２ａおよびｖ２ｂはゲート出力電圧、
Ｖ３ａおよびｖ３ｂは出力電圧、Ｖｔは闇値本巻明う源
理図 ミ゛・ 算 ２ 図 第Ｚ図Ｌ：８け３各４重宅亙 第 ３ 回 才護ｑ珂っチ１にヒδ中央笈２２；、１尤な蓼 弘
、ｒｙＪ 第 ｆ 図
施例による中央制御装置を示す図、第３図は第２図にお
ける各種電圧を示す図、第４図は本発明の対象となる中
央処理システムの一例を示す図、第５図は従来ある中央
制御装置の一例を示す図、第６図は第５図における電源
投入回路の一例を示す図、第７図は第６図における各種
電圧を示す図である。 図において、１は管理処理装置、２は呼処理装置、３ａ
および３ｂは中央制御装置、３１ａおよび３１ｂは電源
投入回路（ＰＯ）、３２ａおよび３２ｂはプロセッサ（
ＭＰＵ）、３３ａおよび３３ｂは緊急制御回路（ＥＭＡ
）、３４ａ、３４ｂ、３５ａおよび３５ｂはゲート、３
６ ａ、 ３６ ｂ。 ３８ａおよび３８ｂは抵抗、３７ａおよび３７ｂはコン
デンサ、３９ａおよび３９ｂは接続端子、１００ａおよ
び１００ｂは電源投入部、２００ａおよび２００ｂは処
理部、３００は現用予備決定部、４００ａおよび４００
ｂは時限手段、Ａはゲート、■はインバータ、ｒａおよ
びｒｂは起動信号、ｓａおよびｓｂは現用予備信号、Ｔ
およびＴ１は時間、■０は電源電圧、ＶｉａおよびＶｌ
ｂは入力端子、Ｖ２ａおよびｖ２ｂはゲート出力電圧、
Ｖ３ａおよびｖ３ｂは出力電圧、Ｖｔは闇値本巻明う源
理図 ミ゛・ 算 ２ 図 第Ｚ図Ｌ：８け３各４重宅亙 第 ３ 回 才護ｑ珂っチ１にヒδ中央笈２２；、１尤な蓼 弘
、ｒｙＪ 第 ｆ 図
Claims (1)
- 【特許請求の範囲】 各種処理を司る処理部（２００ａ、２００ｂ）と、電源
投入時に電源電圧（Ｖ０）の安定するに充分な所定時間
後に前記処理部（２００ａ、２００ｂ）に起動信号（ｒ
ａ、ｒｂ）を入力する電源投入部（１００ａ、１００ｂ
）と、前記各電源投入部（１００ａ、１００ｂ）からの
起動信号（ｒａ、ｒｂ）の出力時期の早い方を現用系、
遅い方を予備系と定める現用予備決定部（３００）とを
具備する二重化された中央制御装置（３ａ、３ｂ）にお
いて、 前記各電源投入部（１００ａ、１００ｂ）が電源投入後
、前記起動信号（ｒａ、ｒｂ）を出力する迄の時間に差
を持たせる時限手段（４００ａ、４００ｂ）を設け、 電源投入時に現用系および予備系となる前記中央制御装
置（３ａ、３ｂ）を固定することを特徴とする現用予備
決定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61014953A JPS62173538A (ja) | 1986-01-27 | 1986-01-27 | 現用予備決定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61014953A JPS62173538A (ja) | 1986-01-27 | 1986-01-27 | 現用予備決定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62173538A true JPS62173538A (ja) | 1987-07-30 |
Family
ID=11875338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61014953A Pending JPS62173538A (ja) | 1986-01-27 | 1986-01-27 | 現用予備決定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62173538A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236429A (ja) * | 1988-07-26 | 1990-02-06 | Yokogawa Electric Corp | 二重化プロセッサシステム |
| JPH06124272A (ja) * | 1992-10-13 | 1994-05-06 | Mitsubishi Electric Corp | 冗長構成回路 |
| JP2010033506A (ja) * | 2008-07-31 | 2010-02-12 | Nec Corp | 二重化システム、および二重化システムにおける運用系決定方法 |
-
1986
- 1986-01-27 JP JP61014953A patent/JPS62173538A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236429A (ja) * | 1988-07-26 | 1990-02-06 | Yokogawa Electric Corp | 二重化プロセッサシステム |
| JPH06124272A (ja) * | 1992-10-13 | 1994-05-06 | Mitsubishi Electric Corp | 冗長構成回路 |
| JP2010033506A (ja) * | 2008-07-31 | 2010-02-12 | Nec Corp | 二重化システム、および二重化システムにおける運用系決定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4520275A (en) | Master and slave power supply control circuits | |
| JP2500877B2 (ja) | 電源装置 | |
| KR100227611B1 (ko) | 통신처리시스템에서 축적장치의 이중화 제어장치 | |
| JPH11202986A (ja) | 無停電電源システム | |
| KR100210819B1 (ko) | 전전자 교환기의 전원 공급 방법 및 그 장치 | |
| JPH0220029B2 (ja) | ||
| JPH04322138A (ja) | 交流電力供給システム | |
| JP3045748B2 (ja) | 電源切り換え方法 | |
| JPS5944852B2 (ja) | 電源装置 | |
| JPH0223032A (ja) | 並列運転制御方法 | |
| JPS6229822B2 (ja) | ||
| JP3079610B2 (ja) | 電源不平衡対策装置 | |
| JPH05233579A (ja) | ホットスタンバイ式二重化システム | |
| JPS62229351A (ja) | インタ−フエ−ス制御装置 | |
| KR100270731B1 (ko) | 엑스버스전원안정화장치및방법 | |
| JPS60259026A (ja) | Ｎ：１の現用予備装置における自動切替方法 | |
| JPS6158431A (ja) | 無停電電源装置 | |
| JPS626364A (ja) | インタフエ−ス制御装置 | |
| JPS63284932A (ja) | ２重化切替方式 | |
| JPH04320540A (ja) | ２重化システム | |
| JPH0965584A (ja) | 電源切換装置 | |
| JPH0213024A (ja) | 切替回路 | |
| JPH0362231A (ja) | バス切替方式 | |
| JPS61239334A (ja) | 情報処理装置 | |
| JPH05298136A (ja) | 冗長化情報システムの立上げ方法 |