JPS6373713A - 集積回路の入力回路 - Google Patents
集積回路の入力回路Info
- Publication number
- JPS6373713A JPS6373713A JP61218392A JP21839286A JPS6373713A JP S6373713 A JPS6373713 A JP S6373713A JP 61218392 A JP61218392 A JP 61218392A JP 21839286 A JP21839286 A JP 21839286A JP S6373713 A JPS6373713 A JP S6373713A
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- detection circuit
- voltage detection
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000007257 malfunction Effects 0.000 abstract description 5
- 230000008878 coupling Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 4
- 238000005859 coupling reaction Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路の入力回路に関し、特に電源電
圧より高いしきい値を持つ高電圧検出回路を有する入力
回路に関する。
圧より高いしきい値を持つ高電圧検出回路を有する入力
回路に関する。
従来、この種の半導体集積回路の入力回路は、一方の入
力が電源電圧に接続され、他方の入力が半導体集積回路
の入力に接続された差動増幅器等で構成され、半導体集
積回路の入力が電源電圧より高くなるか否かを検出する
高電圧検出回路となっていた。
力が電源電圧に接続され、他方の入力が半導体集積回路
の入力に接続された差動増幅器等で構成され、半導体集
積回路の入力が電源電圧より高くなるか否かを検出する
高電圧検出回路となっていた。
上述した従来の半導体集積回路の入力回路は、−最に入
力がＭＯＳ）ランジスタのゲートに接続され、入力信号
電圧の変動に対し敏感であり、入力信号上のノイズ、入
力信号配線と池の配線の容量性結合による、入力信号の
浮き上り等により誤動作してしまう欠点がある。
力がＭＯＳ）ランジスタのゲートに接続され、入力信号
電圧の変動に対し敏感であり、入力信号上のノイズ、入
力信号配線と池の配線の容量性結合による、入力信号の
浮き上り等により誤動作してしまう欠点がある。
本発明の集積回路の入力回路は、ソース及びゲ−トが入
力に接続された第１のＭＯＳトランジスタと、前記入力
に接続された高電圧検出回路と、ソースが前記第１のＭ
ＯＳトランジスタのドレインに接続されゲートが高電圧
検出回路の出力に接続されドレインが電源に接続された
第２のＭＯ３！・ランジスタと、前記第１のトランジス
タのドレインと地気との間に接続されたコンデンサーと
を含み、前記第１のＭＯＳ）ランジスタは前記入力が前
記高電圧検出回路のしきい値電圧より低い所定の電圧以
上で導通し、前記高電圧検出回路のしきい値電圧は前記
電源の電圧より高いことを特徴とする。
力に接続された第１のＭＯＳトランジスタと、前記入力
に接続された高電圧検出回路と、ソースが前記第１のＭ
ＯＳトランジスタのドレインに接続されゲートが高電圧
検出回路の出力に接続されドレインが電源に接続された
第２のＭＯ３！・ランジスタと、前記第１のトランジス
タのドレインと地気との間に接続されたコンデンサーと
を含み、前記第１のＭＯＳ）ランジスタは前記入力が前
記高電圧検出回路のしきい値電圧より低い所定の電圧以
上で導通し、前記高電圧検出回路のしきい値電圧は前記
電源の電圧より高いことを特徴とする。
（実施例〕
本発明について図面を参照して説明する。
第１図は本発明の一実施例である。図中、Ｖｉｎは３値
レベル入力であり、半導体集積回路の内部回路３に接続
されるとともに、ＭＯＳトランジスタＱ、のソース及び
ゲート並びに電圧検出回路２に入力される。ＭＯＳトラ
ンジスタＱ１のドレインはコンデンサ１を介して接地さ
れるとともにＭＯＳ）ランジスタＱ２のソースに接続さ
れる。
レベル入力であり、半導体集積回路の内部回路３に接続
されるとともに、ＭＯＳトランジスタＱ、のソース及び
ゲート並びに電圧検出回路２に入力される。ＭＯＳトラ
ンジスタＱ１のドレインはコンデンサ１を介して接地さ
れるとともにＭＯＳ）ランジスタＱ２のソースに接続さ
れる。
電圧検出回路２の出力は半導体集積回路の内部回路４に
接続されるとともにＭＯＳトランジスタＱ２のゲートに
接続され、ＭＯＳトランジスタＱ２のドレインは電源Ｖ
ｃｃに接続されている。
接続されるとともにＭＯＳトランジスタＱ２のゲートに
接続され、ＭＯＳトランジスタＱ２のドレインは電源Ｖ
ｃｃに接続されている。
第２図に示す電圧が入力Ｖｉｎに加わった場合を考える
。第２図に示す■１は通常の高レベル入力電圧であり電
源Ｖｃｃ電圧より低い値であり、■２は第１図に示す高
電圧検出回路２が動作するしきい値電圧であり、電源Ｖ
ｅｃの電圧より高い値である。第２図は無負荷状態にお
ける入力信号Ｖｉｎを示し、入力信号Ｖｉｎは時刻１．
．１２間で電圧Ｖ、に保持された後、時刻１２．１３間
で池の信号との容量結合により電圧Ｖ２以上まで押上げ
られるが、トランジスタＱ、を入力Ｖｉｎが電圧■１と
■２の中間になればオンするように設定することで、第
３図に示すように時間ｔ２゜ｔ３間の入力Ｖｉｎを電圧
Ｖ２以下に抑えられる。
。第２図に示す■１は通常の高レベル入力電圧であり電
源Ｖｃｃ電圧より低い値であり、■２は第１図に示す高
電圧検出回路２が動作するしきい値電圧であり、電源Ｖ
ｅｃの電圧より高い値である。第２図は無負荷状態にお
ける入力信号Ｖｉｎを示し、入力信号Ｖｉｎは時刻１．
．１２間で電圧Ｖ、に保持された後、時刻１２．１３間
で池の信号との容量結合により電圧Ｖ２以上まで押上げ
られるが、トランジスタＱ、を入力Ｖｉｎが電圧■１と
■２の中間になればオンするように設定することで、第
３図に示すように時間ｔ２゜ｔ３間の入力Ｖｉｎを電圧
Ｖ２以下に抑えられる。
また、第２図に示す時刻１４，１．間において、高電圧
検出回路２を動作させる信号が入力Ｖｉｎに加わると、
トランジスタＱ２に相互コンダクタンスが小さく設定さ
れ、入力信号Ｖ ｉ ｎの電流容量が大きい為、第３図
に示すように入力Ｖｉｎはしきい値電圧７２以上になり
、高電圧検出回路２が動作する。高電圧検出回路２が動
作すると、トランジスタＱ２がオフ状態となり、入力Ｖ
ｉｎの電圧はさらに上昇する。
検出回路２を動作させる信号が入力Ｖｉｎに加わると、
トランジスタＱ２に相互コンダクタンスが小さく設定さ
れ、入力信号Ｖ ｉ ｎの電流容量が大きい為、第３図
に示すように入力Ｖｉｎはしきい値電圧７２以上になり
、高電圧検出回路２が動作する。高電圧検出回路２が動
作すると、トランジスタＱ２がオフ状態となり、入力Ｖ
ｉｎの電圧はさらに上昇する。
以上説明したように、無負荷条件で第２図に示される電
圧が入力Ｖｉｎに加わると、高電圧検出回路２に加わる
入力は、第３図のようになるので、容量性結合による入
力信号の揺らぎに対して、高電圧検出口ｉ？８２が誤動
作することはない。
圧が入力Ｖｉｎに加わると、高電圧検出回路２に加わる
入力は、第３図のようになるので、容量性結合による入
力信号の揺らぎに対して、高電圧検出口ｉ？８２が誤動
作することはない。
また、電源電圧の揺らぎ等による入力信号の電圧ｖ２以
上のノイズに対してはコンデンサー１がノイズ吸収する
為、やはり誤動作しない。
上のノイズに対してはコンデンサー１がノイズ吸収する
為、やはり誤動作しない。
以上説明したように本発明は、高電圧検出回路を有する
半導体集積回路の入力回路において、容量性結合による
入力信号のゆらぎ、及び入力信号のノイズが発生しても
、入力に接続されたトランジスタ及びコンデンサを通し
てこれらのゆらぎ。
半導体集積回路の入力回路において、容量性結合による
入力信号のゆらぎ、及び入力信号のノイズが発生しても
、入力に接続されたトランジスタ及びコンデンサを通し
てこれらのゆらぎ。
ノイズが除去される為、高電圧検出回路の誤動作を防止
する効果がある。
する効果がある。
第１図は本発明の一実施例を示す回路図、第２図は無負
荷状態での第１図に示す入力信号Ｖｉｎの波形を示す図
、第３図は第１図に示す入力信号Ｖｉｎの実際の波形を
示す図である。 １・・・コンデンサ、２・・・高電圧検出回路、３．４
・・・内部回路、Ｑ＋・・・エンハンスメント形ＭＯＳ
トランジスタ、Ｑ２・・・デプレッション形ＭＯｓトラ
ンジスタ、Ｖｉｎ・・・入力信号。
荷状態での第１図に示す入力信号Ｖｉｎの波形を示す図
、第３図は第１図に示す入力信号Ｖｉｎの実際の波形を
示す図である。 １・・・コンデンサ、２・・・高電圧検出回路、３．４
・・・内部回路、Ｑ＋・・・エンハンスメント形ＭＯＳ
トランジスタ、Ｑ２・・・デプレッション形ＭＯｓトラ
ンジスタ、Ｖｉｎ・・・入力信号。
Claims (1)
- ソース及びゲートが入力に接続された第１のＭＯＳト
ランジスタと、前記入力に接続された高電圧検出回路と
、ソースが前記第１のＭＯＳトランジスタのドレインに
接続されゲートが高電圧検出回路の出力に接続されドレ
インが電源に接続された第２のＭＯＳトランジスタと、
前記第１のトランジスタのドレインと地気との間に接続
されたコンデンサーとを含み、前記第１のＭＯＳトラン
ジスタは前記入力が前記高電圧検出回路のしきい値電圧
より低い所定の電圧以上で導通し、前記高電圧検出回路
のしきい値電圧は前記電源の電圧より高いことを特徴と
する集積回路の入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61218392A JPH0691443B2 (ja) | 1986-09-16 | 1986-09-16 | 集積回路の入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61218392A JPH0691443B2 (ja) | 1986-09-16 | 1986-09-16 | 集積回路の入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6373713A true JPS6373713A (ja) | 1988-04-04 |
| JPH0691443B2 JPH0691443B2 (ja) | 1994-11-14 |
Family
ID=16719186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61218392A Expired - Lifetime JPH0691443B2 (ja) | 1986-09-16 | 1986-09-16 | 集積回路の入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691443B2 (ja) |
-
1986
- 1986-09-16 JP JP61218392A patent/JPH0691443B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691443B2 (ja) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2772522B2 (ja) | パワーオン信号発生回路 | |
| JPH0137699B2 (ja) | ||
| JPS5827915B2 (ja) | リセット回路 | |
| JPH0210517B2 (ja) | ||
| JPS6373713A (ja) | 集積回路の入力回路 | |
| JP2676807B2 (ja) | 電源容量回路 | |
| JPH0720165A (ja) | 電圧検出回路 | |
| JPS61292412A (ja) | 出力回路 | |
| JPH0344692B2 (ja) | ||
| JPH0563943B2 (ja) | ||
| JP2546894B2 (ja) | クロックド同相回路 | |
| JPS61294929A (ja) | 半導体集積回路装置 | |
| JPH03179814A (ja) | レベルシフト回路 | |
| JPH04237214A (ja) | クロックドインバータ | |
| JPH0234527B2 (ja) | ||
| JPH0559520B2 (ja) | ||
| JPS63181193A (ja) | 半導体記憶装置 | |
| JPS5970022A (ja) | ダイナミツク型半導体装置 | |
| JPS6217720Y2 (ja) | ||
| JPH02121188A (ja) | 基板バイアス発生回路 | |
| JPH02215218A (ja) | ラッチ回路 | |
| JPS61296817A (ja) | パワ−オン・リセツト回路 | |
| JPH03175733A (ja) | クロックドｎａｎｄ回路 | |
| JPS61247123A (ja) | ３値出力回路 | |
| JPS58143629A (ja) | イニシヤライズ回路 |