JPS6218054A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6218054A JPS6218054A JP15590185A JP15590185A JPS6218054A JP S6218054 A JPS6218054 A JP S6218054A JP 15590185 A JP15590185 A JP 15590185A JP 15590185 A JP15590185 A JP 15590185A JP S6218054 A JPS6218054 A JP S6218054A
- Authority
- JP
- Japan
- Prior art keywords
- film
- inorganic
- inorganic film
- organic
- plasma cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は微細なスルホール加工方法に係り、特に、無機
物と有機物の積層膜に対するスルホール加工に好適な半
導体装置の製造方法に関する。
物と有機物の積層膜に対するスルホール加工に好適な半
導体装置の製造方法に関する。
ＬＳＩの多層線の層間絶縁膜には無機膜或いは有機膜の
みが用いられていた。しかし、無機膜では平坦化が困難
であるという欠点がある。一方、有機膜では耐湿性に弱
いという欠点がある。これに対処する方法として有機膜
と無機膜の積層構造が提案されている。これらの層間絶
縁膜に微細な孔を開口した後、この開口−に金属を埋め
込み第一層の配線と導通をとる必要がある。この導通を
確保するための眉間絶縁膜に微細な孔を開口する技術に
ついて、眉間絶縁膜が無機膜の場合にば５ｏｌｉｄ ５
ｔａｔｅ ｔｅｃｈｎｏｌｏｇｙの’、８４Ｊｕｌｙの
Ｐ６６〜Ｐ７４ に於けるり、Ｈｃｈｏｅ、 Ｃ−Ｋ
ｎａｐｐ、 Ａ、 Ｊａ−ｃｕｂによる“生産用Ｒ，Ｉ
Ｅ、 誘電膜の選択エツチング′と題する論文に、有
機膜の場合にはＳｅｍ１−ｃｏｎｄｕｃｔｏｒ 工ｎｔ
ｅｒｎａｔｉｏｎａｌの’８５ ＴｅｂのＰ８２〜８５
に於けるＣ、 Ｈ，Ｔｉｎｇ 、 Ｓ、Ｙｅｉ、に、
Ｌ、 Ｌｉａｎｗによる” ３１ｏｐｅｄ Ｖｉａｓ
ｉｎ ｐｏｌｙｉｍｉｄｅｓ ｂｙＲＩＥ″と題する
論文に於いて論じられている。第２図は有機膜上に無機
膜の積層した眉間絶縁膜に対する微細な孔を開口する方
式の従来例を示す。シリコン基板２０上に酸化膜２０、
第１アルミニウム電極３０、有機膜４０、無機膜５０が
形成されている。さらにその上に微細な孔を開口するた
めの開ロア０のパターンのついたホトレジスト６０が形
成されている（ａ）。次に、ホトレジスト６０をマスク
として無機膜のみをエツチングするガスで無機膜５（ｌ
開ロア０を設ける（ｂ）。次に、エツチングガスを酸素
に変えて無機膜５０をマスクとしてエツチングし、有機
膜４０ｖｃ開ロア０を形成する（Ｃ）。
みが用いられていた。しかし、無機膜では平坦化が困難
であるという欠点がある。一方、有機膜では耐湿性に弱
いという欠点がある。これに対処する方法として有機膜
と無機膜の積層構造が提案されている。これらの層間絶
縁膜に微細な孔を開口した後、この開口−に金属を埋め
込み第一層の配線と導通をとる必要がある。この導通を
確保するための眉間絶縁膜に微細な孔を開口する技術に
ついて、眉間絶縁膜が無機膜の場合にば５ｏｌｉｄ ５
ｔａｔｅ ｔｅｃｈｎｏｌｏｇｙの’、８４Ｊｕｌｙの
Ｐ６６〜Ｐ７４ に於けるり、Ｈｃｈｏｅ、 Ｃ−Ｋ
ｎａｐｐ、 Ａ、 Ｊａ−ｃｕｂによる“生産用Ｒ，Ｉ
Ｅ、 誘電膜の選択エツチング′と題する論文に、有
機膜の場合にはＳｅｍ１−ｃｏｎｄｕｃｔｏｒ 工ｎｔ
ｅｒｎａｔｉｏｎａｌの’８５ ＴｅｂのＰ８２〜８５
に於けるＣ、 Ｈ，Ｔｉｎｇ 、 Ｓ、Ｙｅｉ、に、
Ｌ、 Ｌｉａｎｗによる” ３１ｏｐｅｄ Ｖｉａｓ
ｉｎ ｐｏｌｙｉｍｉｄｅｓ ｂｙＲＩＥ″と題する
論文に於いて論じられている。第２図は有機膜上に無機
膜の積層した眉間絶縁膜に対する微細な孔を開口する方
式の従来例を示す。シリコン基板２０上に酸化膜２０、
第１アルミニウム電極３０、有機膜４０、無機膜５０が
形成されている。さらにその上に微細な孔を開口するた
めの開ロア０のパターンのついたホトレジスト６０が形
成されている（ａ）。次に、ホトレジスト６０をマスク
として無機膜のみをエツチングするガスで無機膜５（ｌ
開ロア０を設ける（ｂ）。次に、エツチングガスを酸素
に変えて無機膜５０をマスクとしてエツチングし、有機
膜４０ｖｃ開ロア０を形成する（Ｃ）。
この時、有機膜４０がアンダーエツチングされ、）無機
膜５０のひさしが生じるという欠点がある。
膜５０のひさしが生じるという欠点がある。
このようなひさしがあると次に第２層のアルミニウム配
線８０を形成した時、ひさしの部でアルミニウムの断線
９０が生じる（ψ。以上のように従来法で有機膜上に無
機膜を積層した膜に微細な孔を開口すると無機膜のオー
パーツ・ンクが生じるという欠点がある。
線８０を形成した時、ひさしの部でアルミニウムの断線
９０が生じる（ψ。以上のように従来法で有機膜上に無
機膜を積層した膜に微細な孔を開口すると無機膜のオー
パーツ・ンクが生じるという欠点がある。
本発明は、上記した従来技術の欠点を解消する′ために
な嘔れたもので、その目的とするところは有機膜の上に
無機膜を積層した構造にオーバーハングのない微細な孔
を開口する方法を提供することにある。
な嘔れたもので、その目的とするところは有機膜の上に
無機膜を積層した構造にオーバーハングのない微細な孔
を開口する方法を提供することにある。
本発明はまず、ホトレジストと無機膜の両者をエツチン
グするガスで無機膜を開口し、無機膜にテーパー状の開
口を形成した後、無機膜と有機膜の両者をエツチングす
るガスで有機膜を開口すると、無機膜に対して異方性の
あるガスであっても無機膜が後退するので、無機膜にオ
ーバー・・ングがなく、有機膜に微細な開口を形成する
ことができる。
グするガスで無機膜を開口し、無機膜にテーパー状の開
口を形成した後、無機膜と有機膜の両者をエツチングす
るガスで有機膜を開口すると、無機膜に対して異方性の
あるガスであっても無機膜が後退するので、無機膜にオ
ーバー・・ングがなく、有機膜に微細な開口を形成する
ことができる。
以下、本発明の一実施例を第１図によシ説明する。半導
体基板１０上に酸化膜２０、第１アルミニウム電極３０
、有機膜４０、具体的にはポリイミド膜、無機膜５０、
具体的ＶＣはプラズマ・ＣＶＤ酸化膜が形成されている
。さらにその上に微細な開口を形成するための開ロア０
のパターンのついたホトレジスト６０が形成されている
（ａ）。次に、ホトレジスト６０をマスクにしてＣＨＦ
３と０２の混合ガスで、プラズマＣＶＤ酸化膜５０ｖｃ
開ロア０を形成する。この際、ＣＨＦ、とＯ３の比率を
変えるとプラズマＣＶＤ酸化膜５０の開ロア０のテーパ
ー角度を変えることができる。ざらに、ホトレジスト６
０の膜厚とＣＨＦ、 と０２の比率を適当に制御する
とプラズマＣＶＤ酸化ｌｌ１Ｅ５０Ｖｃ開ロア０が形成
すれると同時にホトレジスト６０が除さしくｂ）の如く
なる。次に、プラズマＣＶＤ酸化膜５０をマスクとして
ＣＨＦ、とＯ６の混合ガスで、ポリイミド膜４０に開ロ
ア０を形成する（Ｃ）。ＣＨＦ、と０２の比率を変える
ことによシポリイミド膜４０の開ロア０のテーパー角を
変えられる。しかし、プラズマＣＶＤ酸化膜５０を最終
的には残す必要があるのでプラズマＣＶＤ酸化膜５０の
エツチング速度を余力大きくできない。従って、プラズ
マ“ＣＶＤ酸化膜５０を余り後退させることができない
のでポリイミド膜４０の開ロア０に大きなテーパーはつ
けにくい。これが、プラズマＣＶＤ酸化膜５０の開ロア
０にテーパーを形成する理由である。プラズマＣＶＤ酸
化膜５Ｇの開ロア０にテーパーを形成しておかないとプ
ラズマＣＶＤ酸化膜５０の開ロア０の後退けほとんど起
こらなく、プラズマＣＶＤ酸化膜５０のオーバーハング
が生じる。次に、第２アルミニウム８０を形成すると（
ｄ）の如く、第２アルミニウムの断線は生じない。本実
施例によれば、プラズマＣＶＤ酸（ｆ［ｏオーバーハン
グがないので、第２アルミニウムの断線が生じない。ざ
らに、プラズマＣＶＤ酸化膜の開口をホトレジストの除
去によりモニターできるので、プラズマＣＶＤ酸化膜の
エツチング不足やオーバーエツチングを防止することが
できる。
体基板１０上に酸化膜２０、第１アルミニウム電極３０
、有機膜４０、具体的にはポリイミド膜、無機膜５０、
具体的ＶＣはプラズマ・ＣＶＤ酸化膜が形成されている
。さらにその上に微細な開口を形成するための開ロア０
のパターンのついたホトレジスト６０が形成されている
（ａ）。次に、ホトレジスト６０をマスクにしてＣＨＦ
３と０２の混合ガスで、プラズマＣＶＤ酸化膜５０ｖｃ
開ロア０を形成する。この際、ＣＨＦ、とＯ３の比率を
変えるとプラズマＣＶＤ酸化膜５０の開ロア０のテーパ
ー角度を変えることができる。ざらに、ホトレジスト６
０の膜厚とＣＨＦ、 と０２の比率を適当に制御する
とプラズマＣＶＤ酸化ｌｌ１Ｅ５０Ｖｃ開ロア０が形成
すれると同時にホトレジスト６０が除さしくｂ）の如く
なる。次に、プラズマＣＶＤ酸化膜５０をマスクとして
ＣＨＦ、とＯ６の混合ガスで、ポリイミド膜４０に開ロ
ア０を形成する（Ｃ）。ＣＨＦ、と０２の比率を変える
ことによシポリイミド膜４０の開ロア０のテーパー角を
変えられる。しかし、プラズマＣＶＤ酸化膜５０を最終
的には残す必要があるのでプラズマＣＶＤ酸化膜５０の
エツチング速度を余力大きくできない。従って、プラズ
マ“ＣＶＤ酸化膜５０を余り後退させることができない
のでポリイミド膜４０の開ロア０に大きなテーパーはつ
けにくい。これが、プラズマＣＶＤ酸化膜５０の開ロア
０にテーパーを形成する理由である。プラズマＣＶＤ酸
化膜５Ｇの開ロア０にテーパーを形成しておかないとプ
ラズマＣＶＤ酸化膜５０の開ロア０の後退けほとんど起
こらなく、プラズマＣＶＤ酸化膜５０のオーバーハング
が生じる。次に、第２アルミニウム８０を形成すると（
ｄ）の如く、第２アルミニウムの断線は生じない。本実
施例によれば、プラズマＣＶＤ酸（ｆ［ｏオーバーハン
グがないので、第２アルミニウムの断線が生じない。ざ
らに、プラズマＣＶＤ酸化膜の開口をホトレジストの除
去によりモニターできるので、プラズマＣＶＤ酸化膜の
エツチング不足やオーバーエツチングを防止することが
できる。
本発明によれば、有機膜上に無機膜を積層した膜の微細
な孔を無機膜のオーバーハングなしに開口できるので、
配線の断線が生じないという効果がある。
な孔を無機膜のオーバーハングなしに開口できるので、
配線の断線が生じないという効果がある。
第１図は本発明の一実施例の製造方法を説明する製作工
程図、第２図は従来の製造方法を説明する製作工程図で
ある。 １０・・・半導体基板、２０・・・酸化膜、３０・・・
第１アルミニウム、４０・・・有機膜、５０・・・無機
膜、６０・・・ホトレジスト、７０・・・開口。
程図、第２図は従来の製造方法を説明する製作工程図で
ある。 １０・・・半導体基板、２０・・・酸化膜、３０・・・
第１アルミニウム、４０・・・有機膜、５０・・・無機
膜、６０・・・ホトレジスト、７０・・・開口。
Claims (1)
- １、有機膜上に無機膜を積層した膜に微細な孔を形成す
る方法に於いて、ホトレジストと無機膜の両者をエッチ
ングするガスでドライエッチングし、無機膜にテーパー
状の孔を開口する第１の工程と無機膜と有機膜の両者を
エッチングするガスでドライエッチングし、有機膜に開
口する第２の工程とからなることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15590185A JPS6218054A (ja) | 1985-07-17 | 1985-07-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15590185A JPS6218054A (ja) | 1985-07-17 | 1985-07-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6218054A true JPS6218054A (ja) | 1987-01-27 |
Family
ID=15615988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15590185A Pending JPS6218054A (ja) | 1985-07-17 | 1985-07-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6218054A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104338A (ja) * | 1986-10-08 | 1988-05-09 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | 複合絶縁層に傾斜のついた開口を形成する方法 |
| JPH0221640A (ja) * | 1987-06-12 | 1990-01-24 | Yokogawa Hewlett Packard Ltd | 半導体装置 |
| US5212114A (en) * | 1989-09-08 | 1993-05-18 | Siemens Aktiengesellschaft | Process for global planarizing of surfaces for integrated semiconductor circuits |
| EP0525942A3 (ja) * | 1991-05-31 | 1994-03-02 | American Telephone & Telegraph |
-
1985
- 1985-07-17 JP JP15590185A patent/JPS6218054A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104338A (ja) * | 1986-10-08 | 1988-05-09 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | 複合絶縁層に傾斜のついた開口を形成する方法 |
| JPH0221640A (ja) * | 1987-06-12 | 1990-01-24 | Yokogawa Hewlett Packard Ltd | 半導体装置 |
| US5212114A (en) * | 1989-09-08 | 1993-05-18 | Siemens Aktiengesellschaft | Process for global planarizing of surfaces for integrated semiconductor circuits |
| EP0525942A3 (ja) * | 1991-05-31 | 1994-03-02 | American Telephone & Telegraph |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| JPH0563940B2 (ja) | ||
| JP2001168188A (ja) | 半導体装置の製造方法 | |
| JPH11145278A (ja) | 半導体装置の製造方法 | |
| JPS6218054A (ja) | 半導体装置の製造方法 | |
| JPS6237936A (ja) | 異なる厚さの層に同時に開孔を形成する方法 | |
| JPH0259618B2 (ja) | ||
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| KR100583098B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100269272B1 (ko) | 반도체장치의제조방법 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| KR100305642B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH0582655A (ja) | 多層配線形成方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| KR950014268B1 (ko) | 콘택형성방법 | |
| JP2561384B2 (ja) | 半導体装置の製造方法 | |
| JP2000077416A (ja) | 埋め込み配線の形成方法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JP2879755B2 (ja) | 半導体装置の製造方法 | |
| JPH05343371A (ja) | 半導体装置の製造方法 | |
| JPH04100218A (ja) | 半導体装置の製造方法 | |
| JPH06302540A (ja) | 半導体装置におけるコンタクト部形成方法 | |
| JPS6387799A (ja) | コンタクトホ−ルの形成方法 | |
| JPH0555164A (ja) | 半導体装置の製造方法 |