JPS6218103A - リミツタ回路 - Google Patents
リミツタ回路Info
- Publication number
- JPS6218103A JPS6218103A JP60155982A JP15598285A JPS6218103A JP S6218103 A JPS6218103 A JP S6218103A JP 60155982 A JP60155982 A JP 60155982A JP 15598285 A JP15598285 A JP 15598285A JP S6218103 A JPS6218103 A JP S6218103A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output voltage
- output
- transistor
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
この発明はオペアンプを用いた電流電圧変換回路におい
て、出力電圧の振幅を所定のレベルに制限して高速応答
性が得られるようにしたリミッタ回路に関するものであ
る。
て、出力電圧の振幅を所定のレベルに制限して高速応答
性が得られるようにしたリミッタ回路に関するものであ
る。
[発明の技術的背景とその問題点]
電流電圧変換回路として用いられるオペアンプは、出力
電圧の応答速度に一定の限界があり、この応答速度を表
わす特性としてスルーレートが用いられている。スルー
レートとは、単位時間の1μs当り出力電圧が何V変化
するかで応答速度を表わしたものである。
電圧の応答速度に一定の限界があり、この応答速度を表
わす特性としてスルーレートが用いられている。スルー
レートとは、単位時間の1μs当り出力電圧が何V変化
するかで応答速度を表わしたものである。
応答特性はスルーレートの値が大きいほど良好となり、
電流変換回路は、より一層高い周波数の信号を処理する
ことができる。
電流変換回路は、より一層高い周波数の信号を処理する
ことができる。
スルーレートは、出力電圧の振幅依存性を有し、出力電
圧の振幅が大1辰幅となって、オペアンプが飽和領域で
動作すると低下する。このため出力電圧の振幅を所定の
値に制限するとスルーレートが大になって、応答速度を
高速にすることができる。
圧の振幅が大1辰幅となって、オペアンプが飽和領域で
動作すると低下する。このため出力電圧の振幅を所定の
値に制限するとスルーレートが大になって、応答速度を
高速にすることができる。
第9図は、このような出力電圧の振幅を一定値に制限す
るようにした従来のリミッタ回路を示している。同図中
符号へはオペアンプで、非反転入力端子Φが設置され、
反転入力端子θと出力端子TOとの間にフィードバック
抵抗Rfが接続されている。フィードバック抵抗R[に
は、反転入力端子eから出力端子T1の方向が順方向と
なるようにダイオードDが並列接続されている。ダイオ
ードDの順方向電圧Vfは、はぼ0.7Vである。
るようにした従来のリミッタ回路を示している。同図中
符号へはオペアンプで、非反転入力端子Φが設置され、
反転入力端子θと出力端子TOとの間にフィードバック
抵抗Rfが接続されている。フィードバック抵抗R[に
は、反転入力端子eから出力端子T1の方向が順方向と
なるようにダイオードDが並列接続されている。ダイオ
ードDの順方向電圧Vfは、はぼ0.7Vである。
第10図は、上記リミッタ回路の入出力特性を示すもの
で、入力電流[inが、一定電流値以下の範囲では、出
力端子T1に入力電流に比例した一1in−R「の出力
電圧voujが得られる。そして入)J電流が一定値以
上となって出力電圧Voltが、−Vf (=−0,
7V)以下となると、ダイオードD hi 導通して、
出力電圧に振幅が−V[の電圧値で一定の値に制限され
る。
で、入力電流[inが、一定電流値以下の範囲では、出
力端子T1に入力電流に比例した一1in−R「の出力
電圧voujが得られる。そして入)J電流が一定値以
上となって出力電圧Voltが、−Vf (=−0,
7V)以下となると、ダイオードD hi 導通して、
出力電圧に振幅が−V[の電圧値で一定の値に制限され
る。
ところでスルーレートを所望の値に設定したいとき、ま
たは周波数特性を所望の周波数帯域に設定した上で、入
力電流に比例づる出力電圧の振幅範囲を可能な限り大に
設定したいとき等に、出力電圧の振幅制限電圧を任意の
(iffに設定したい場合がある。
たは周波数特性を所望の周波数帯域に設定した上で、入
力電流に比例づる出力電圧の振幅範囲を可能な限り大に
設定したいとき等に、出力電圧の振幅制限電圧を任意の
(iffに設定したい場合がある。
しかしながら、前述のリミッタ回路にあっては、振幅制
限電圧は、ダイオードの順方向電圧Vfで、一定の値に
規定されてしまうため、振幅制限電圧を任意の狛に設定
することができなかった。
限電圧は、ダイオードの順方向電圧Vfで、一定の値に
規定されてしまうため、振幅制限電圧を任意の狛に設定
することができなかった。
[発明の目的1
この発明は、上記事情にすづいてなされたもので、比較
的簡単な構成でありながら出力電圧を任意の振幅賄に制
限することのできるリミッタ回路を提供することを目的
とする。
的簡単な構成でありながら出力電圧を任意の振幅賄に制
限することのできるリミッタ回路を提供することを目的
とする。
[発明の概要]
この発明は、上記目的を達成するためにオペアンプにお
ける電流入力端子と出力端子との間にトランジスタを接
続し、このベース制御端子に印加づる基準電圧と前記出
力端子から得られる出力電圧とを比較し、該出力電圧が
前記基準電圧に対して所定の電圧レベルに達したときに
当該トランジスタをオン状態に転じさせることにより、
オペアンプの出力電圧を任意の値に設定できるようにし
たものである。
ける電流入力端子と出力端子との間にトランジスタを接
続し、このベース制御端子に印加づる基準電圧と前記出
力端子から得られる出力電圧とを比較し、該出力電圧が
前記基準電圧に対して所定の電圧レベルに達したときに
当該トランジスタをオン状態に転じさせることにより、
オペアンプの出力電圧を任意の値に設定できるようにし
たものである。
[発明の効果]
この発明によれば、電流の入力端子と出力端子との間に
フィードバック抵抗が接続され、入力電流に応じた出力
電圧を得るオペアンプと、上記の入力端子および出力端
子の間に接続されベース制御端子に印加される基準電圧
と前記の出力電圧とが比較されて該出力電圧が所定の電
圧レベルに達したときにオン状態に転じるトランジスタ
とを設けたので、比較的簡単な回路構成でありながらオ
ペアンプの出力電圧を前記の柚準電圧の設定値に応じた
任意の振幅値に制限することができる。したがってオペ
アンプによる電流・電圧変換の周波数特性を所要の高周
波に設定することができる。
フィードバック抵抗が接続され、入力電流に応じた出力
電圧を得るオペアンプと、上記の入力端子および出力端
子の間に接続されベース制御端子に印加される基準電圧
と前記の出力電圧とが比較されて該出力電圧が所定の電
圧レベルに達したときにオン状態に転じるトランジスタ
とを設けたので、比較的簡単な回路構成でありながらオ
ペアンプの出力電圧を前記の柚準電圧の設定値に応じた
任意の振幅値に制限することができる。したがってオペ
アンプによる電流・電圧変換の周波数特性を所要の高周
波に設定することができる。
[発明の実施例1
以下この発明の第1実施例を第1図に基づいて説明する
。
。
なa3第1図、および侵述の第3図、第4図ならび第6
図において前記第9図にお+jる機器および回路素子等
と同一ないし均等のものは前記と同一符号を以て示し重
複した説明を省略する。
図において前記第9図にお+jる機器および回路素子等
と同一ないし均等のものは前記と同一符号を以て示し重
複した説明を省略する。
まず構成を説明すると、この実施例においては、オペア
ンプAの後段に第1のトランジスタQtJ3よび第2の
トランジスタQ2の1対のnpn トランジスタからな
る作動回路が配設されている。
ンプAの後段に第1のトランジスタQtJ3よび第2の
トランジスタQ2の1対のnpn トランジスタからな
る作動回路が配設されている。
第1のトランジスタQ1は、そのコレクタがオペアンプ
Aの反転入力端子eに接続され、ベース(ベース制御端
子)blには基!It!電圧V refの入力端子丁1
が接続されている。一方、第2のトランジスタQ2は、
そのコレクタに+■電圧源が接続され、ベースb2はオ
ペアンプの出力端子T。
Aの反転入力端子eに接続され、ベース(ベース制御端
子)blには基!It!電圧V refの入力端子丁1
が接続されている。一方、第2のトランジスタQ2は、
そのコレクタに+■電圧源が接続され、ベースb2はオ
ペアンプの出力端子T。
に接続されている。そして間トランジスタQ1、Q2は
エミッタが共通接続されて−V電圧源に接続されている
。
エミッタが共通接続されて−V電圧源に接続されている
。
次に第2図のリミッタ特性図を参照して作用を説明する
。
。
入力電流1inが小さいi¥i域では、入力電流1in
はフィードバック抵抗Rr側に流れ、出力端子TOに現
れる出力電圧voutは Vout −−I in−Rf −(1)と
なり、この出力電圧voutは、基準電圧V refよ
り高い。したがって作動回路は、第2のトランジスタQ
2がオン状態で、第1のトランジスタはオフ状態となっ
ている。
はフィードバック抵抗Rr側に流れ、出力端子TOに現
れる出力電圧voutは Vout −−I in−Rf −(1)と
なり、この出力電圧voutは、基準電圧V refよ
り高い。したがって作動回路は、第2のトランジスタQ
2がオン状態で、第1のトランジスタはオフ状態となっ
ている。
入力電流[inが大きくなって、上記(1)式で表わさ
れる出力電圧voutの値が低下し、基準電圧V re
fとの関係がV Out = V refとなると、第
2のトランジスタQ2がカットオフとなり、第1のトラ
ンジスタQ1がオン状態に転じる。したがって入力電流
1inは、フィードバック抵抗Rfへの電流I「と、第
1のトランジスタQ1のコレクタ電流Iflとの和とし
て表わされ、 1in−[f+iρ −(2)となり、ま
た出力電圧youtは Vout −−If −Rr −(3)とな
る。
れる出力電圧voutの値が低下し、基準電圧V re
fとの関係がV Out = V refとなると、第
2のトランジスタQ2がカットオフとなり、第1のトラ
ンジスタQ1がオン状態に転じる。したがって入力電流
1inは、フィードバック抵抗Rfへの電流I「と、第
1のトランジスタQ1のコレクタ電流Iflとの和とし
て表わされ、 1in−[f+iρ −(2)となり、ま
た出力電圧youtは Vout −−If −Rr −(3)とな
る。
このとき第1のトランジスタQ1のエミッタ電流をle
とすると、コレクタ電流[ρは、そのベース・エミッタ
間のpH接合の理論から誘導されて次のように表わされ
る。
とすると、コレクタ電流[ρは、そのベース・エミッタ
間のpH接合の理論から誘導されて次のように表わされ
る。
r J2− re / (T+exp (Δv /v
t) ) ・= (4)ここに △V = vout
−vref= 。
t) ) ・= (4)ここに △V = vout
−vref= 。
vt職kT /Q
k:ボルツマン定数、T:絶対温度
q:電子の電荷量
ΔvゴOであるので、上記(4)式を
IJ21e/(2+Δv/vt)
= He / 2) (1−(ΔV / 2vt)
)・・・(4)− と近似して、前記(3)式のyoutを求めると、vo
ut =−Rf (T in −1!1)−−Rf
([in −(Ie / 2>・(1−(Δv /
2vt) ) )=−1’[frin−(18/ 2> ・[1−(voui−vref /2vt ) ] )
vout −−Rf (r in(Ie /
2)−(L+−(vrcf/2vt ) )
)/ (++ (Rf le /4vt ) )・・・
(5) 上記(5)式においてエミッタ電流reを、入力電流J
inに比べて十分大きく設定してJ34プば、Rf ・
linの項が無視できるので出力電圧Vqutは、 vout= (Rf I c vref/4
vt ) / (RIe /4vt )vr
ef
・・・ (6)となる。
)・・・(4)− と近似して、前記(3)式のyoutを求めると、vo
ut =−Rf (T in −1!1)−−Rf
([in −(Ie / 2>・(1−(Δv /
2vt) ) )=−1’[frin−(18/ 2> ・[1−(voui−vref /2vt ) ] )
vout −−Rf (r in(Ie /
2)−(L+−(vrcf/2vt ) )
)/ (++ (Rf le /4vt ) )・・・
(5) 上記(5)式においてエミッタ電流reを、入力電流J
inに比べて十分大きく設定してJ34プば、Rf ・
linの項が無視できるので出力電圧Vqutは、 vout= (Rf I c vref/4
vt ) / (RIe /4vt )vr
ef
・・・ (6)となる。
上記(6)式は、出力電圧V outが基準電圧Vre
fの近辺に至ると、当該出力電圧Vrefは、入力電流
に依存することなく基準電圧V rcfの値で一定値に
制限されることを示している。したがって第2図に示づ
ように基準電圧V refを所望の値に任意に設定すれ
ば、出力電圧youtは、これに応じた振幅1直で一定
の+aに制限される。
fの近辺に至ると、当該出力電圧Vrefは、入力電流
に依存することなく基準電圧V rcfの値で一定値に
制限されることを示している。したがって第2図に示づ
ように基準電圧V refを所望の値に任意に設定すれ
ば、出力電圧youtは、これに応じた振幅1直で一定
の+aに制限される。
次に第3図には、この発明の第2実施例を示す。
この実施例は、前記第1実施例が一対のトランジスタを
用いたのに対して、1個のトランジスタQ5を用いたも
のである。トランジスタQ5は、コレクタがオペアンプ
△における反転入力端子θに接続され、エミッタが出力
端子TOに接続されており、ベースb3に基準電圧V
refの入力端子T1が接続されている。
用いたのに対して、1個のトランジスタQ5を用いたも
のである。トランジスタQ5は、コレクタがオペアンプ
△における反転入力端子θに接続され、エミッタが出力
端子TOに接続されており、ベースb3に基準電圧V
refの入力端子T1が接続されている。
作用を説明すると、トランジスタQ5のベース・エミッ
タ間電圧をVbeとすると、Aペアンプ△の出力電圧■
out = r in−Rfが、vref −Vbeの
電圧に至ったときに、トランジスタQ5がオンに転じ、
出力電圧youtは、このVre[−vbeの電圧で一
定の振幅(0に制限される。例えばトランジスタQ5の
Vbeを0.7Vとし、堆準電ffEVre[を0.2
V1.:設定したとすれば、Vre「−vbe=0.2
−0.7=−0,5Vとなる。したがってオペアンプA
の出力電圧vOtIムは、この−0゜5Vで一定の振幅
に制限される。
タ間電圧をVbeとすると、Aペアンプ△の出力電圧■
out = r in−Rfが、vref −Vbeの
電圧に至ったときに、トランジスタQ5がオンに転じ、
出力電圧youtは、このVre[−vbeの電圧で一
定の振幅(0に制限される。例えばトランジスタQ5の
Vbeを0.7Vとし、堆準電ffEVre[を0.2
V1.:設定したとすれば、Vre「−vbe=0.2
−0.7=−0,5Vとなる。したがってオペアンプA
の出力電圧vOtIムは、この−0゜5Vで一定の振幅
に制限される。
次いで第4図には、この発明の第3実施例を示J0この
実施例は、入力電流1inが、正、負何れの方向に対し
ても、出力電圧youtを一定の振幅値に制限するよう
にしたものである。このため、この実席例では、前記第
1実施例と同様の第1の作動回路1の他に第3のトラン
ジスタQ3および第4のトランジスタQ4の1対のpn
p l−ランジスタからなる゛第2の作動回路2が付設
されている。
実施例は、入力電流1inが、正、負何れの方向に対し
ても、出力電圧youtを一定の振幅値に制限するよう
にしたものである。このため、この実席例では、前記第
1実施例と同様の第1の作動回路1の他に第3のトラン
ジスタQ3および第4のトランジスタQ4の1対のpn
p l−ランジスタからなる゛第2の作動回路2が付設
されている。
即ち第1の作動回路1における各トランジスタQ1、Q
2と、第2の作動回路2における各l−ランジスタQ3
、Q4とはコンプリメンタリ形のものが用いられてい
る。したがって、第2の作動回路2に印加する第2の基
準電圧Vref2、および第4のトランジスタQ4のコ
レクタ電圧は、第1の作動回路1に印加づ−る各電圧と
、極性のみを逆にしたしのがそれぞれ用いられている。
2と、第2の作動回路2における各l−ランジスタQ3
、Q4とはコンプリメンタリ形のものが用いられてい
る。したがって、第2の作動回路2に印加する第2の基
準電圧Vref2、および第4のトランジスタQ4のコ
レクタ電圧は、第1の作動回路1に印加づ−る各電圧と
、極性のみを逆にしたしのがそれぞれ用いられている。
第5図のリミッタ特性図を用いて作用を説明すると、第
4図中の入力電流(inがプラス方向(実線方向)のも
のに対しては、第1の作動回路1が、出力電圧vout
の制限作用をする。このときの作用は、前記第1実施例
のものとほぼ同様である。
4図中の入力電流(inがプラス方向(実線方向)のも
のに対しては、第1の作動回路1が、出力電圧vout
の制限作用をする。このときの作用は、前記第1実施例
のものとほぼ同様である。
出力端子Toの出力電圧voutがOv以下で上記のよ
うに第1の作動回路1により出力電圧Voutの制限作
用が行なわれている間、第2の作動回路2は、第3の1
−ランジスタQ3がオフ状態に保持されたままとなって
何ら出力制限作用は生じない。
うに第1の作動回路1により出力電圧Voutの制限作
用が行なわれている間、第2の作動回路2は、第3の1
−ランジスタQ3がオフ状態に保持されたままとなって
何ら出力制限作用は生じない。
一方、入力電流1inがマイナス方向(第4図の鎖線方
向)のものに対しては、上記と逆に、第2の作動回路2
側が作用して第5図に示すようにプラス出′jJ電圧、
+youtに対する制限作用が行なわれる。この場合は
、前記第1実施例の場合の作用と、電圧、電流等の極性
のみを逆にしたほぼ同一内容の作用が生じ、出力電圧v
out −I in−Rfが第2の基準電圧+−Vre
f2の近辺に至ると、当該出力電圧voutは、入力電
流1inに依存することなく、基準電圧+vref2の
値で一定値に制限される。
向)のものに対しては、上記と逆に、第2の作動回路2
側が作用して第5図に示すようにプラス出′jJ電圧、
+youtに対する制限作用が行なわれる。この場合は
、前記第1実施例の場合の作用と、電圧、電流等の極性
のみを逆にしたほぼ同一内容の作用が生じ、出力電圧v
out −I in−Rfが第2の基準電圧+−Vre
f2の近辺に至ると、当該出力電圧voutは、入力電
流1inに依存することなく、基準電圧+vref2の
値で一定値に制限される。
[具体例〕
第6図には、前記第1実施例の具体例を示す。
第6図中符号3は、PINホトダイオードを用いたホト
センサの等価回路を示し、このホトセンサ3から数Ml
−[,20μAppらの入力電流■inがオ゛ベアンプ
Aの反転入力端子eに入力している。
センサの等価回路を示し、このホトセンサ3から数Ml
−[,20μAppらの入力電流■inがオ゛ベアンプ
Aの反転入力端子eに入力している。
これに対し、リミッタ回路は基準電圧V refが−0
,4Vに設定され、また共通エミッタの部分に流れるエ
ミッタ電流reは、入力電流1inの数倍に相当する8
0μAに規定されている。
,4Vに設定され、また共通エミッタの部分に流れるエ
ミッタ電流reは、入力電流1inの数倍に相当する8
0μAに規定されている。
第7図は、上記リミッタ回路のリミッタ特性を示し、第
8図は周波数特性を示している。第7図に示すように出
力電圧voutはほぼ−0,4V以下、云い変えれば入
力電流Iinがほぼ40μA以上になることが制限され
る。周波a特性は、はぼ10MH2の周波数帯域まで伸
びている。したがってPINホトダイオードのような高
速応答性を有するホ1−センサからの高周波の信号電流
が適正に電圧変換される。
8図は周波数特性を示している。第7図に示すように出
力電圧voutはほぼ−0,4V以下、云い変えれば入
力電流Iinがほぼ40μA以上になることが制限され
る。周波a特性は、はぼ10MH2の周波数帯域まで伸
びている。したがってPINホトダイオードのような高
速応答性を有するホ1−センサからの高周波の信号電流
が適正に電圧変換される。
第1図はこの発明に係わるリミッタ回路の第1実施例を
示4回路図、第2図は同上実施例のリミッタ特性を示す
特性図、第3図はこの発明の第2実施例を示す回路図、
第4図はこの発明の第3実施例を示す回路図、第5図は
同上第3実施例のリミッタ特性を示す特性図、第6図は
この発明の具体例を示す回路図、第7図は同上具体例の
リミッタ特性を示す特性図、第8図は同上具体例の周波
数特性を示す特性図、第9図は従来のリミッタ回路を示
す回路図、第10図は同上従来例のリミッタ特性を示ず
特性図である。 1.2・・・作動回路、 A・・・オペアンプ、
Ql、Q2、Q3、Q4、Q5・・・トランジスタ、R
f・・・フィードバック抵抗、 TO・・・出力端子、 T1・・・基準電圧の入力端子。 代理人 弁理士 l′I11 近 憲 佑同 弁
理士 大 胡 典 夫−V 第4図 !7図 一周濠秩(Hz) 第8図
示4回路図、第2図は同上実施例のリミッタ特性を示す
特性図、第3図はこの発明の第2実施例を示す回路図、
第4図はこの発明の第3実施例を示す回路図、第5図は
同上第3実施例のリミッタ特性を示す特性図、第6図は
この発明の具体例を示す回路図、第7図は同上具体例の
リミッタ特性を示す特性図、第8図は同上具体例の周波
数特性を示す特性図、第9図は従来のリミッタ回路を示
す回路図、第10図は同上従来例のリミッタ特性を示ず
特性図である。 1.2・・・作動回路、 A・・・オペアンプ、
Ql、Q2、Q3、Q4、Q5・・・トランジスタ、R
f・・・フィードバック抵抗、 TO・・・出力端子、 T1・・・基準電圧の入力端子。 代理人 弁理士 l′I11 近 憲 佑同 弁
理士 大 胡 典 夫−V 第4図 !7図 一周濠秩(Hz) 第8図
Claims (1)
- 【特許請求の範囲】 2個の入力端子のうちの一方の入力端子と出力端子との
間にフィードバック抵抗が接続され、前記一方の入力端
子への入力電流に応じた出力電圧を得るオペアンプと、 該オペアンプにおける前記一方の入力端子と前記出力端
子との間に接続されベース制御端子に印加される所定値
の基準電圧と前記出力電圧とが比較されて該出力電圧が
所定の電圧レベルに達したときにオン状態に転じるトラ
ンジスタと、 を有することを特徴とするリミッタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60155982A JPS6218103A (ja) | 1985-07-17 | 1985-07-17 | リミツタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60155982A JPS6218103A (ja) | 1985-07-17 | 1985-07-17 | リミツタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6218103A true JPS6218103A (ja) | 1987-01-27 |
Family
ID=15617767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60155982A Pending JPS6218103A (ja) | 1985-07-17 | 1985-07-17 | リミツタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6218103A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02104117A (ja) * | 1988-10-13 | 1990-04-17 | Mitsubishi Precision Co Ltd | リミッタ回路 |
| JPH02244806A (ja) * | 1989-03-16 | 1990-09-28 | Fujitsu Ltd | 信号増幅回路 |
| JPH0425210A (ja) * | 1990-05-21 | 1992-01-29 | Matsushita Electric Ind Co Ltd | 出力電圧制御回路 |
| WO2004049557A3 (en) * | 2002-11-28 | 2004-08-26 | Koninkl Philips Electronics Nv | High-speed class-ab transconductance stage |
| JP2006319428A (ja) * | 2005-05-10 | 2006-11-24 | Kenwood Corp | パワーアンプ集積回路および車載オーディオシステム |
| JP2016100850A (ja) * | 2014-11-26 | 2016-05-30 | 株式会社三社電機製作所 | ピークカット回路 |
-
1985
- 1985-07-17 JP JP60155982A patent/JPS6218103A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02104117A (ja) * | 1988-10-13 | 1990-04-17 | Mitsubishi Precision Co Ltd | リミッタ回路 |
| JPH02244806A (ja) * | 1989-03-16 | 1990-09-28 | Fujitsu Ltd | 信号増幅回路 |
| JPH0425210A (ja) * | 1990-05-21 | 1992-01-29 | Matsushita Electric Ind Co Ltd | 出力電圧制御回路 |
| WO2004049557A3 (en) * | 2002-11-28 | 2004-08-26 | Koninkl Philips Electronics Nv | High-speed class-ab transconductance stage |
| JP2006319428A (ja) * | 2005-05-10 | 2006-11-24 | Kenwood Corp | パワーアンプ集積回路および車載オーディオシステム |
| JP2016100850A (ja) * | 2014-11-26 | 2016-05-30 | 株式会社三社電機製作所 | ピークカット回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7486061B2 (en) | Power supply apparatus | |
| US4808907A (en) | Current regulator and method | |
| CA1134463A (en) | Circuit for converting single-ended input signals to a pair of differential output signals | |
| US6323734B1 (en) | Trans-impedance amplifier | |
| US4055812A (en) | Current subtractor | |
| JPS58206211A (ja) | 差動増幅器回路 | |
| JPS6218103A (ja) | リミツタ回路 | |
| US4103219A (en) | Shunt voltage regulator | |
| US4023111A (en) | Current limiting driver circuit | |
| JPS6155288B2 (ja) | ||
| US5703477A (en) | Current driver circuit with transverse current regulation | |
| US4849708A (en) | Fully differential non-linear amplifier | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US5446409A (en) | Cross coupled symmetrical current source unit | |
| US4251778A (en) | Circuit with electrically controlled gain | |
| US4350959A (en) | Feedback signal amplifier | |
| US5349521A (en) | Full wave rectifier using a current mirror bridge | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| US4517508A (en) | Variable impedance circuit | |
| US5057709A (en) | Current threshold detector circuit | |
| NL8400790A (nl) | Verschilversterker. | |
| JPH0744411B2 (ja) | 利得制御回路 | |
| US4480268A (en) | Gamma correction circuit | |
| KR960002702Y1 (ko) | 전파정류 회로 | |
| JP2818205B2 (ja) | 広ダイナミック光受信回路 |