JPH02104117A - リミッタ回路 - Google Patents
リミッタ回路Info
- Publication number
- JPH02104117A JPH02104117A JP63255903A JP25590388A JPH02104117A JP H02104117 A JPH02104117 A JP H02104117A JP 63255903 A JP63255903 A JP 63255903A JP 25590388 A JP25590388 A JP 25590388A JP H02104117 A JPH02104117 A JP H02104117A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- operational amplifier
- output
- voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920006395 saturated elastomer Polymers 0.000 abstract description 10
- 230000001105 regulatory effect Effects 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は演算増幅器および受動素子を用いたリミッタ回
路に係るものであり、特に演算増幅器の出力が一定値に
達すると、入力がそれ以上に増加又は減少しても出力が
一定値にクランプされる振幅制限回路に関するものであ
る。
路に係るものであり、特に演算増幅器の出力が一定値に
達すると、入力がそれ以上に増加又は減少しても出力が
一定値にクランプされる振幅制限回路に関するものであ
る。
（従来の技術）
リミッタ回路には種々の方式があるが、従来の＠置の中
で比較的理想に近い特性が得られるものとして、特公昭
６２−４７００４号公報に記載の「饋還回路に受動素子
のみを含むリミッタ回路」がある。
で比較的理想に近い特性が得られるものとして、特公昭
６２−４７００４号公報に記載の「饋還回路に受動素子
のみを含むリミッタ回路」がある。
この回路を第２図に示す。第２図においては、入力端子
と演算増幅器の負の入力側の間に入力インピーダンスを
接続し、演算増幅器の出力側には、第１の抵抗Ｒ１およ
び第２の抵抗Ｒ２を接続し、前記第１の抵抗Ｒ１と第１
のダイオードＤ１を直列にして第１のダイオードＤ１の
カソード側を上限の飽和電圧を与える電源端子に接続し
、前記第２の抵抗Ｒ２と第２のダイオードＤ２を直列に
して、第２のダイオードＤ２のアノード側を下限の飽和
電圧を与える電源端子に接続し、又、前記第１の抵抗Ｒ
１と第１のダイオードＤ１の接続点に第３のダイオード
Ｄ３のアノード側を接続し、前記第２の抵抗Ｒ２と第２
のダイオードＤ２の接続点に第４のダイオードＤ４のカ
ソード側を接続し、第３のダイオードＤ３のカソード側
と、第４のダイオードＤ４のアノード側を演算回路出力
端子に接続すると共に饋還インピーダンスをへて第１の
演算増幅器の負の入力側に接続している。
と演算増幅器の負の入力側の間に入力インピーダンスを
接続し、演算増幅器の出力側には、第１の抵抗Ｒ１およ
び第２の抵抗Ｒ２を接続し、前記第１の抵抗Ｒ１と第１
のダイオードＤ１を直列にして第１のダイオードＤ１の
カソード側を上限の飽和電圧を与える電源端子に接続し
、前記第２の抵抗Ｒ２と第２のダイオードＤ２を直列に
して、第２のダイオードＤ２のアノード側を下限の飽和
電圧を与える電源端子に接続し、又、前記第１の抵抗Ｒ
１と第１のダイオードＤ１の接続点に第３のダイオード
Ｄ３のアノード側を接続し、前記第２の抵抗Ｒ２と第２
のダイオードＤ２の接続点に第４のダイオードＤ４のカ
ソード側を接続し、第３のダイオードＤ３のカソード側
と、第４のダイオードＤ４のアノード側を演算回路出力
端子に接続すると共に饋還インピーダンスをへて第１の
演算増幅器の負の入力側に接続している。
この回路は周囲温度の変化に対しダイオード同士変動分
が打ち消し会い、飽和電性が温度により変化せず、負荷
抵抗の変化に対してはダイオードを流れる電流が変化し
ダイオードの順電圧が変化するがダイオードの順電圧の
変動が非常に小であるから、飽和電圧の変動を無視しう
るちのである。
が打ち消し会い、飽和電性が温度により変化せず、負荷
抵抗の変化に対してはダイオードを流れる電流が変化し
ダイオードの順電圧が変化するがダイオードの順電圧の
変動が非常に小であるから、飽和電圧の変動を無視しう
るちのである。
（発明が解決しようとする問題点）
この回路の飽和電圧は、同種のダイオードでは順電圧の
温度係数がほぼ等しいため、ダイオードＤ１とＤ３およ
びＤ２とＤ４の変動分は打ち消し会うが、温度係数の等
しいものをそろえることが困難なことが多く、そのため
、製造上温度係数のバラツキのあるものを使用したとき
には、飽和電圧が第１と第２のダイオードＤ１、Ｄ２の
温度変動の差だけ変動する。
温度係数がほぼ等しいため、ダイオードＤ１とＤ３およ
びＤ２とＤ４の変動分は打ち消し会うが、温度係数の等
しいものをそろえることが困難なことが多く、そのため
、製造上温度係数のバラツキのあるものを使用したとき
には、飽和電圧が第１と第２のダイオードＤ１、Ｄ２の
温度変動の差だけ変動する。
又、第１のダイオードのカソードおよび第２のダイオー
ドのアノードに上限及び下限の飽和電圧を与える電源を
直接接続しているが、これらの電源の内部インピーダン
スが大きいときは、電源端子を介して第１、第２のダイ
オードに流れる電流により電源電圧が変動し、そのため
、飽和電圧が影響される等の問題があった。
ドのアノードに上限及び下限の飽和電圧を与える電源を
直接接続しているが、これらの電源の内部インピーダン
スが大きいときは、電源端子を介して第１、第２のダイ
オードに流れる電流により電源電圧が変動し、そのため
、飽和電圧が影響される等の問題があった。
（問題点を解決するための手段）
本発明の演算増幅器および受動素子から構成されるリミ
ッタ回路においては、入力端子と第１の演算増幅器の負
の入力側の間に入力インピーダンスを接続し、第１の演
算増幅器の出力側には、第１の抵抗Ｒ１および第２の抵
抗Ｒ２を接続し、前記第１の抵抗Ｒ１と第１のダイオー
ドＤ１を直列にして、上限の飽和電圧を規制する電源を
第２の演算増幅器の正の入力側に接続してその出力を前
記第１のダイオードのカソード側に接続し、前記第２の
抵抗Ｒ２と第２のダイオードＤ２を直列にして、下限の
飽和電圧を規制する電源を第３の演算増幅器の正の入力
側に接続してその出力を前記第２のダイオードのアノー
ド側に接続し、又、前記第１の抵抗Ｒ１と第１のダイオ
ードＤ１の接続点に第３のダイオードＤ３のアノード側
を接続し、前記第２の抵抗Ｒ２と第２のダイオードＤ２
の接続点に第４のダイオードＤ４のカソード側を接続し
、第３のダイオードＤ３のカソード側と、第４のダイオ
ードＤ４のアノード側を演算回路出力端子に接続すると
共に饋還インピーダンスをへて第１の演算増幅器の負の
入力側に接続し、さらに前記出力端子から第２および第
３の演算増幅器の負の出力側に接続することを特徴とす
るものである。
ッタ回路においては、入力端子と第１の演算増幅器の負
の入力側の間に入力インピーダンスを接続し、第１の演
算増幅器の出力側には、第１の抵抗Ｒ１および第２の抵
抗Ｒ２を接続し、前記第１の抵抗Ｒ１と第１のダイオー
ドＤ１を直列にして、上限の飽和電圧を規制する電源を
第２の演算増幅器の正の入力側に接続してその出力を前
記第１のダイオードのカソード側に接続し、前記第２の
抵抗Ｒ２と第２のダイオードＤ２を直列にして、下限の
飽和電圧を規制する電源を第３の演算増幅器の正の入力
側に接続してその出力を前記第２のダイオードのアノー
ド側に接続し、又、前記第１の抵抗Ｒ１と第１のダイオ
ードＤ１の接続点に第３のダイオードＤ３のアノード側
を接続し、前記第２の抵抗Ｒ２と第２のダイオードＤ２
の接続点に第４のダイオードＤ４のカソード側を接続し
、第３のダイオードＤ３のカソード側と、第４のダイオ
ードＤ４のアノード側を演算回路出力端子に接続すると
共に饋還インピーダンスをへて第１の演算増幅器の負の
入力側に接続し、さらに前記出力端子から第２および第
３の演算増幅器の負の出力側に接続することを特徴とす
るものである。
（作用）
第２の演算増幅器は上限電圧を正の入力側に接続し本リ
ミッタ回路の出力端子を負の入力側に接続しているので
、上限にクランプされた飽和出力電圧ＥＯは、ダイオー
ドＤ１．Ｄ３の特性が温度等で変動しても第２の演算増
幅器の高い増幅率により一定に保たれる。又、上限電圧
の電源は第２の演算増幅器の正入力側に接続されている
ため、電源より電流が流れ出さないので、電源の内部イ
ンピーダンスが高くとも飽和電圧を一定に保つことがで
きる。
ミッタ回路の出力端子を負の入力側に接続しているので
、上限にクランプされた飽和出力電圧ＥＯは、ダイオー
ドＤ１．Ｄ３の特性が温度等で変動しても第２の演算増
幅器の高い増幅率により一定に保たれる。又、上限電圧
の電源は第２の演算増幅器の正入力側に接続されている
ため、電源より電流が流れ出さないので、電源の内部イ
ンピーダンスが高くとも飽和電圧を一定に保つことがで
きる。
下限の飽和電圧を規制して第２のダイオードのアノード
に接続する第３の演算増幅器についても同様である。
に接続する第３の演算増幅器についても同様である。
（実施例）
以下、本発明の一実施例について図面を参照して説明す
る。第１図は実施例の回路図であり、第１の演算増幅器
Ａ１に加えて、上限の飽和電圧を得る第２の演算増幅器
Ａ２と下限の飽和電圧を得る第３の演算増幅器Ａ３を備
えている。第２の演算増幅器Ａ２は正入力側に上限用の
電圧Ｖ１を接続しその出力を第１のダイオードＤ１のカ
ソードに接続している。又、第３の演算増幅器Ａ３も正
入力側に下限用の電圧−■２を接続しその出力を第２の
ダイオードＤ２のアノードに接続している。
る。第１図は実施例の回路図であり、第１の演算増幅器
Ａ１に加えて、上限の飽和電圧を得る第２の演算増幅器
Ａ２と下限の飽和電圧を得る第３の演算増幅器Ａ３を備
えている。第２の演算増幅器Ａ２は正入力側に上限用の
電圧Ｖ１を接続しその出力を第１のダイオードＤ１のカ
ソードに接続している。又、第３の演算増幅器Ａ３も正
入力側に下限用の電圧−■２を接続しその出力を第２の
ダイオードＤ２のアノードに接続している。
さらに、前記第２、第３の演算増幅器Ａ２ 、Ａ３の負
側入力を演算回路の出力端に接続している。
側入力を演算回路の出力端に接続している。
第１の演算増幅器Ａ１の入力電圧の絶対値１Ｅｉｌが小
さいとき、出力電圧は線形領域にあり、出力電圧ＥＯは Ｒｆ ＥＯ＝−−Ｅｉ ・・・（１） ｉ で表される。このとき、 Ｖｌ＞ＥＯ＞−Ｖ２ ・・・（２）であれば、第２
の演算増幅器Ａ２の出力は正の方向に飽和していて電源
電圧に近い値になる。従って、ダイオードＤ１は逆にバ
イアスされ第２の演算増幅器Ａ２の出力は第１の演算増
幅器Ａ１の動作に影響を与えない。同様に、第３の演算
増幅器Ａ３も負の方向に飽和していて、第２のダイオー
ドＤ２が逆にバイアスされ第３の演算増幅器Ａ３の出力
は第１の演算増幅器Ａ１の動作に影響を与えない。
さいとき、出力電圧は線形領域にあり、出力電圧ＥＯは Ｒｆ ＥＯ＝−−Ｅｉ ・・・（１） ｉ で表される。このとき、 Ｖｌ＞ＥＯ＞−Ｖ２ ・・・（２）であれば、第２
の演算増幅器Ａ２の出力は正の方向に飽和していて電源
電圧に近い値になる。従って、ダイオードＤ１は逆にバ
イアスされ第２の演算増幅器Ａ２の出力は第１の演算増
幅器Ａ１の動作に影響を与えない。同様に、第３の演算
増幅器Ａ３も負の方向に飽和していて、第２のダイオー
ドＤ２が逆にバイアスされ第３の演算増幅器Ａ３の出力
は第１の演算増幅器Ａ１の動作に影響を与えない。
入力電圧Ｅ＋が負方向に絶対値が増加すると出力電圧Ｅ
Ｏは増加し、ＥＯがＶｌに近づくと第２の演算増幅器Ａ
２の出力電圧は減少し、第１のダイオードＤ１が順方向
にバイアスされ第１の演算増幅器Ａ１の出力電流はダイ
オードＤ１を通って、第２の演算増幅器Ａ２の方向に流
れることにより、出力電圧ＥＯは増加しなくなり、ＥＯ
はｖｌとほぼ等しくなる電圧にクランプされる。このと
き、ｖｌは第２の演算増幅器Ａ２の入力に接続されてい
るので電源から第２の演算増幅器Ａ２には電流の流入が
ほとんどない。
Ｏは増加し、ＥＯがＶｌに近づくと第２の演算増幅器Ａ
２の出力電圧は減少し、第１のダイオードＤ１が順方向
にバイアスされ第１の演算増幅器Ａ１の出力電流はダイ
オードＤ１を通って、第２の演算増幅器Ａ２の方向に流
れることにより、出力電圧ＥＯは増加しなくなり、ＥＯ
はｖｌとほぼ等しくなる電圧にクランプされる。このと
き、ｖｌは第２の演算増幅器Ａ２の入力に接続されてい
るので電源から第２の演算増幅器Ａ２には電流の流入が
ほとんどない。
入力電圧Ｅｉが正方向に増加した場合も、同様であり、
出力電圧ＥＯが減少して、ＥＯが−ｖ２に近づくと第３
の演算増幅器Ａ３の出力電圧が増加し、第２のダイオー
ドＤ２が順方向にバイアスされ第３の演算増幅器Ａ３出
力側からの電流がダイオードＤ２を通って第１の演算増
幅器Ａ１に流れることになり、ＥＯは一■２とほぼ等し
くなる電圧にクランプされる。又、同様に−ｖ２電源か
ら第３の演算増幅器Ａ３へ電流が流れることもほとんど
ない。
出力電圧ＥＯが減少して、ＥＯが−ｖ２に近づくと第３
の演算増幅器Ａ３の出力電圧が増加し、第２のダイオー
ドＤ２が順方向にバイアスされ第３の演算増幅器Ａ３出
力側からの電流がダイオードＤ２を通って第１の演算増
幅器Ａ１に流れることになり、ＥＯは一■２とほぼ等し
くなる電圧にクランプされる。又、同様に−ｖ２電源か
ら第３の演算増幅器Ａ３へ電流が流れることもほとんど
ない。
（発明の効果）
以上説明したように、本発明によれば上限及び下限にク
ランプされた飽和出力電圧は、ダイオードの特性が温度
等で変動しても、第２および第３の演算増幅器Ａ２．Ａ
３の高い増幅率により一定に保たれる。上限及び下限電
圧を与える電源■１および−ｖ２はそれぞれ第２および
第３の演算増幅器の正入力側に接続されているため電流
がほとんど流れないので、電源の内部インピーダンスが
高くても、飽和出力電圧ＥＯをｖｌ又は−■２にほぼ等
しく保つことができる。
ランプされた飽和出力電圧は、ダイオードの特性が温度
等で変動しても、第２および第３の演算増幅器Ａ２．Ａ
３の高い増幅率により一定に保たれる。上限及び下限電
圧を与える電源■１および−ｖ２はそれぞれ第２および
第３の演算増幅器の正入力側に接続されているため電流
がほとんど流れないので、電源の内部インピーダンスが
高くても、飽和出力電圧ＥＯをｖｌ又は−■２にほぼ等
しく保つことができる。
第１図は本発明の一実施例の回路図、第２図は従来のリ
ミッタ回路の回路図である。 Ａ１・・・第１の演算増幅器、Ａ２・・・第２の演算増
幅器、Ａ３・・・第３の演算増幅器、Ｒ１，Ｒ２・・・
抵抗、ＤＩ 、Ｄ２ 、Ｄ３ 、Ｄ４・・・ダイオード
、Ｒ１・・・入力インピーダンス、Ｒｆ・・・饋還イン
ピーダンス。 出願人 三菱プレシジョン株式会社 代理人 弁理士 船 越 猛
ミッタ回路の回路図である。 Ａ１・・・第１の演算増幅器、Ａ２・・・第２の演算増
幅器、Ａ３・・・第３の演算増幅器、Ｒ１，Ｒ２・・・
抵抗、ＤＩ 、Ｄ２ 、Ｄ３ 、Ｄ４・・・ダイオード
、Ｒ１・・・入力インピーダンス、Ｒｆ・・・饋還イン
ピーダンス。 出願人 三菱プレシジョン株式会社 代理人 弁理士 船 越 猛
Claims (1)
- 演算増幅器および受動素子から構成されるリミッタ回路
であり、入力端子と第１の演算増幅器の負の入力側の間
に入力インピーダンスを接続し、第１の演算増幅器の出
力側には、第１の抵抗Ｒ１および第２の抵抗Ｒ２を接続
し、前記第１の抵抗Ｒ１と第１のダイオードＤ１を直列
にして、上限の飽和電圧を規制する電源を第２の演算増
幅器の正の入力側に接続してその出力を前記第１のダイ
オードのカソード側に接続し、前記第２の抵抗Ｒ２と第
２のダイオードＤ２を直列にして、下限の飽和電圧を規
制する電源を第３の演算増幅器の正の入力側に接続して
その出力を前記第２のダイオードのアノード側に接続し
、又、前記第１の抵抗Ｒ１と第１のダイオードＤ１の接
続点に第３のダイオードＤ３のアノード側を接続し、前
記第２の抵抗Ｒ２と第２のダイオードＤ２の接続点に第
４のダイオードＤ４のカソード側を接続し、第３のダイ
オードＤ３のカソード側と、第４のダイオードＤ４のア
ノード側を演算回路出力端子に接続すると共に饋還イン
ピーダンスをへて第１の演算増幅器の負の入力側に接続
し、さらに前記出力端子から第２および第３の演算増幅
器の負の出力側に接続することを特徴とするリミッタ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63255903A JPH02104117A (ja) | 1988-10-13 | 1988-10-13 | リミッタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63255903A JPH02104117A (ja) | 1988-10-13 | 1988-10-13 | リミッタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02104117A true JPH02104117A (ja) | 1990-04-17 |
Family
ID=17285171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63255903A Pending JPH02104117A (ja) | 1988-10-13 | 1988-10-13 | リミッタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02104117A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04295298A (ja) * | 1991-03-26 | 1992-10-20 | Matsushita Electric Works Ltd | 上下限制限回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5468267A (en) * | 1977-11-10 | 1979-06-01 | Yokogawa Hokushin Electric Corp | Servo recorder |
| JPS5595182A (en) * | 1979-01-10 | 1980-07-19 | Toshiba Corp | Two-way waveform clamper |
| JPS6218103A (ja) * | 1985-07-17 | 1987-01-27 | Toshiba Corp | リミツタ回路 |
| JPS6247004A (ja) * | 1985-08-26 | 1987-02-28 | Canon Inc | 光学素子の製造方法 |
-
1988
- 1988-10-13 JP JP63255903A patent/JPH02104117A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5468267A (en) * | 1977-11-10 | 1979-06-01 | Yokogawa Hokushin Electric Corp | Servo recorder |
| JPS5595182A (en) * | 1979-01-10 | 1980-07-19 | Toshiba Corp | Two-way waveform clamper |
| JPS6218103A (ja) * | 1985-07-17 | 1987-01-27 | Toshiba Corp | リミツタ回路 |
| JPS6247004A (ja) * | 1985-08-26 | 1987-02-28 | Canon Inc | 光学素子の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04295298A (ja) * | 1991-03-26 | 1992-10-20 | Matsushita Electric Works Ltd | 上下限制限回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040164805A1 (en) | Constant current biasing circuit for linear power amplifiers | |
| WO2013094148A1 (ja) | 電流検出回路および半導体集積回路装置 | |
| JPS5810008B2 (ja) | ブツシユブルゾウフクキ | |
| US6215356B1 (en) | Power amplifier arrangement | |
| EP0475507B1 (en) | Amplifier arrangement | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| US5781068A (en) | Transadmittance amplifier for a motor | |
| JPH02104117A (ja) | リミッタ回路 | |
| US5124586A (en) | Impedance multiplier | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| KR0141591B1 (ko) | 증폭장치 | |
| US4345215A (en) | Audio frequency power amplifier circuit | |
| US7215187B2 (en) | Symmetrically matched voltage mirror and applications therefor | |
| JPH06216668A (ja) | Ｍｏｓ増幅回路 | |
| US5122759A (en) | Class-A differential amplifier and method | |
| US4531100A (en) | Amplifier suitable for low supply voltage operation | |
| JP7770846B2 (ja) | 電圧レギュレータ | |
| JPH0537530Y2 (ja) | ||
| JPS58194417A (ja) | ダイオ−ド | |
| JP3233074B2 (ja) | 半波整流器 | |
| KR100529410B1 (ko) | 완전 차동형 바이폴라 전류-제어 전류 증폭기 | |
| JPH04127306A (ja) | 電圧安定化回路 | |
| CN121785556A (zh) | 一种输出电压为绝对值的模拟减法器 | |
| JPH0438568Y2 (ja) | ||
| JP2593523Y2 (ja) | 帰還形定電流源回路 |