JPS6218808A - 反転増幅回路における入力バイアス電流補償回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は交流信号の電圧増幅回路、特に演算増幅器を用
いた反転増幅回路における入力バイアス電流補償回路に
関する。

（ロ）従来の技術 演算増幅器を用いた交流信号増幅回路は、通常第６図に
示すような反転増幅回路が知られている。

第６図において入力端子（１）より入力される交流信号
は、結合コンデンサ（Ｃ１）及び抵抗（Ｒ１）を介して
演算増幅器（２）の反転入力端子（ハ）に供給される。

又該反転入力端子（→には演算増幅器（２）の出力端子
（３）より抵抗（Ｒ２）を介して出力信号が帰還されて
おり、このような接続により、増幅率（Ｇ）がＧ＝Ｒ２
／Ｒ＋　　　　　　　・・・・・・■なる反転増幅回路
が構成される。

尚、抵抗（Ｒ５）は演算増幅器（２）の非反転入力端子
（ト）とグランド間に接続されており、該抵抗（Ｒ３）
の値は演算増幅器（２）の入力バイアス電流による電圧
降下が反転入力端子（→側及び非反転入力端子（ト）側
で等しくなるように設定される。即ち、反転入力端子（
→側の入力バイアス電ｉＵｔ”（ｉＢＩ）、非反転入力
端子（ト）側の入力バイアス電流１ｋｃ　ｉＢ２　）と
すると、 ｌｓ＋・Ｒ２＝ｉＢｚ・Ｒ５・・・・・・■なる関係と
なるように値が設定される３通常（ｉＢＩ）と（ｉＢ２
ンはほぼ等しいため、Ｒ２＝＝ｐ、５　　　　　　　　
・・・・・・■となる。次に第６図の反転増幅回路にお
いて、増幅率を大きい値とした場合について考えてみる
。

例えば、増幅率１０００倍の場合には、前記０式より抵
抗（Ｒ２）は抵抗（Ｒ１）の＋　０００ｆ＆の値となり
、抵抗（Ｒ四をＩＫΩとすれば抵抗（Ｒ２）は１ＭΩと
なる。従って抵抗（Ｒ５）については前記０式より抵抗
（Ｒ２）と同じ値の１ＭΩとするのが望ましい。

一方、出力ノイズに関しては、演算増幅器は前述の入力
バイアス電流と同様ノイズ電流が存在するため、該ノイ
ズ電流による電圧降下が発生する。

祈る電圧降下による出力ノイズ（ＶＮ）は、反転入力端
子（へ）側のノイズ電流を（ｉＮｊ）、非反転入力端子
（ト）側のノイズ電流を（ｉｌ２）とすると、ＶＮζＲ
２・萄Ｊ］丁汀ηＴ訂　・・・・・・■で表わされる。

尚、第３図の入力端子（１）には、信号源インピーダン
スの充分低い信号源が接続され、又コンデンサ（Ｃ１）
は抵抗（Ｒ１）の値に対して充分大きいものとする。上
記０式において、ノイズ電流による電圧降下は前述のよ
うに抵抗（Ｒ１）が１にΩ、抵抗（Ｒ５）が１ＭΩの場
合、はぼ抵抗（Ｒ５）に二つて決筐り、該抵抗（Ｒ５）
によるノイズの発生は抵抗（Ｒ１）の１０００１６とな
ることがわかる。

従って氏ノイズ特性が要求される回路においては実用上
問題がある。

そこで低ノイズ特性を得るために、％４図に示すように
抵抗（Ｒ６）がＯΩとなるよう非反転入力端子（イ）を
ｌ！接ダグランド接続する場合がある。

しかしこの場合は、前述のように入力バイアス電流によ
る電圧降下において反転入力端子（→側と非反転入力端
子（ト）側が不平衡となり、例えば演算増幅器（２）の
入力バイアス電流が１μＡとすると、その影響として演
算増幅器（２〕の出力端子（３）に１μＡＸＩＭΩ＝Ｉ
Ｖのオフセット電圧が現わｎる。

従ってこのオフセット電圧分だけ増幅出力の振幅が制限
されることになる。

そこで、従来よシ＠５図に示すように入力バイアス電流
を補償する方法が用いられている（例えば、ナショナル
セミコンダクタ社リニアデータブック１９８２、Ｒ３−
１８０参照ン。

即ち、所る方法は、演算増幅器（４）と同じ入力バイア
ス′４流（ｉｌの演算項ｉＩａ器（５）を用い、そのバ
イアスミ４流（ｉＢ）をトランジスタ（６）により変換
１７、演算増幅器（４）の非反転入力端子（ト）側の入
力バイアス電流（ｉＢ）を吸い込む方法である。

第５図の従来例は非反転増幅回路に応用したものである
が、これを第４図の反転増幅回路に応用した場合は第６
図のようになる。即ち、第６図においては、演算増幅器
（２）の反転入力端子（ハ）側の入力バイアス電流（ｉ
Ｂ）を前述の第５図と同様にトランジスタ（６）により
吸い込むことにより、抵抗（Ｒ２）での入力バイアス′
Ｉｉｉ流による電圧降下を無くすものである。

尚、コンタン＋ｊ（（：Ｂ）はノイズ′４流による電圧
降下を交流頭載で減少させるために設けられたものであ
る。

（ハ）発明が解決しようとする問題点 上述した第６図の反転増幅回路における入力バイアス電
流補償回路では、 ■　演算増幅器の反転入力端子に容瀘性の負荷（この場
合トランジスタのコレクタ出力容量）が接続されると、
発振等回路前作の安定性が損なわれる場合がある。

■　複数の増幅回路を補償する場合、別々に補償回路が
必要となり回路規模が大きくなる。

■　複数の増幅回路構成のものをＩＣ化する場合、コン
デンサの個数が多くＩＣ化に適さない。

等の問題がある。

に）間爪点を解決するための手段 本発明は反転増幅回路を構成する第１の演算増幅器と同
じ特性（入力バイアス電流）の第２の演算増幅器を用意
し、該第２の演算増幅器の出力端子と反転入力端子とを
直接結合し、又′ｆ；２の演算増幅器の非反転入力端子
とグランド間に抵抗及びコンデンサの並列素子を接続し
、％１の演算項幅器の非反転入力端子と第２の演算増幅
器の出力端子とを接続したものである。

（ホ）作　用 反転増幅回路を構成する第１の演算増幅器で発生する入
力バイアス電流の不平衡による出力オフセット電圧と同
じ電圧値の出力を、第２の演算増幅器より得、この第２
の演算増幅器の出力を第１の演算増幅器の非反転入力端
子に印加することによって出力オフセット電圧を打ち消
すことが出来る。

（へ）　実　　施　　例 以下本発明を実施例とともに説明する。第１図は本発明
の反転増幅回路における入力バイアス電流の補償回路で
あり、入力端子（１）、結合コンデンサ（Ｃ１）、抵抗
（Ｒｊ）（Ｒ２）、演算項１福器（２）、出力端子（３
）よりなる反転増幅回路は、前述の第６図と同様である
。

本発明による入力バイアス電流の補償方法は、従来演算
増幅器（２）の反転入力端子（ハ）側より補償回路によ
って入力バイアス電流を電流源で吸い込んでいたのに対
し、第１の演算増幅＠（２）と同じ特性（入力バイアス
電流）の第２の演算項ｍ器（７）を孜け、該第２の演算
増幅器１７）の非反転入力端子（ト）側に抵抗（ＲＢ）
及びコンデンサ（ＣＢ）の並列素子をグランド間に接続
し、反転入力端子（→は出力端子と抵抗値Ｏで接続する
ことにより該演算増＃Ａ器（７）の出力に２いて入力バ
イアス電流による電圧降下、即ち（ｉＢ−ｇＢ）なる億
の電圧源出力を得、この出力を第１の演算増幅器（２）
の非反転入力端子（ト）側に供給することによって、第
１の演算増幅器（２）の出力端子（３）におけるオフセ
ット電圧を打ち消すように構成したものである。

即ち、入力バイアス電流（ｉａ）による出力端子（３）
におけるオフセット電圧（ＶＯ８２）　　と、入力バイ
アス電流（ｉＢ）による演算増幅器＋７）の出力におけ
るオフセット電圧（Ｖｏｓｓ）は、Ｖｏｓ５＝　　１Ｂ
−ＲＢ なる鑑となり、ここで ＲＢ＝Ｒ２・・・・・・■ にした場合、出力端子（３）においてはＶｏｓ２＋”１
１０ｓｓ＝−ｉ　Ｂ−Ｒ２＋ｉ　Ｂ−Ｒ２＝０　　　　
　　　　　　　　　・・・・・・ののように打ち消され
ることとなる。

尚、第１図におけるコンデンサ（ＣＢ）は交流インピー
ダンスを下げ、ノイズ電流による電圧降下を最小にする
ため接続されているものであり、前述の出力オフセット
電圧等直流動作には関係しないものである。

次に本発明の入力バイアス電流補償回路を複数の反転増
幅回路に対して共通に適用した実施例を第２図に基づき
説明する。

即ち、入力端子（１−Ｎ）、結合コンアンＶ（ＣＩ　−
Ｎ　）、抵抗（Ｒｊ−Ｎ）、（Ｒ２−Ｎ）、演算増幅器
（２−Ｎ　）、出力端子（３−Ｎ）からなるＮ個の反転
増幅回路に対し、コンデンサ（ＣＢ）、抵抗（ＲＢ）及
び演算増幅器（７）からなる１回路の入力バイアス電流
補償回路の出力を、前記演算増幅器（２−Ｎ　）の非反
転入力端子（ト）に共通に供給するように構成すること
により、Ｎｔｄの反転増幅回路の出力オフセット電圧を
同時に打ち消すことが出来る。

尚、祈る構成の場合、演算増幅器（２−１）〜（２−Ｎ
　）及び（７）は同じ特性のもの、又抵抗（Ｒ２−１）
〜（Ｒ２−Ｎ）及び（ＲＢ）は、０式に示す関係に設定
されている。

Ｒ２−＋　：・・・・・・Ｒ２−Ｎ　＝　ＲＢ・・・・
・・■（ト）発明の効果 以上述べたように、本発明の入力バイアス電流補償回路
は反転増幅回路を構成する演算増幅器の非反転入力端子
側に電圧源として接続されるため、第６図に示す従来例
のように反転入力端子側て容量性負荷が接続されること
による発振、回路幼作の不安定等の問題が解決され、又
本発明の入力バイアス＠流補償回路は電圧源出力となる
ため、一つの回路で褒欽個の反転増幅回路を同時に補償
することが出来るものである。

本発明に依れば、回路構成が簡単で且つ必要最小限のコ
ンデンサで構成することが出来るので、ＩＣ化する場合
に好適である。

【図面の簡単な説明】

第１図及び第２図は本発明による入力バイアス電流補償
回路の実施例、第６図は演算増幅器を用いた反転増幅回
路の動作を説明する図、第４図はノイズを低減するため
の反転増幅回路、第５図は入力バイアス電流を補償する
非反転増Ｉ陥回路の従来例、第６図は同じく入力バイア
ス′屯流を補償する反転４１鴫回路の従来例である。 （２）・・・第１の演算増幅器、（７）・・・第２の演
算＄ｌｉ＠器。

Claims (3)

【特許請求の範囲】
1. （１）反転入力端子、非反転入力端子及び出力端子を有
   する第１の演算増幅器と、該演算増幅器の出力端子より
   反転入力端子に信号を帰還する帰還抵抗と、前記演算増
   幅器の反転入力に直列に接続された結合コンデンサ及び
   抵抗の直列素子とより成る反転増幅回路に於いて、前記
   第１の演算増幅器と同じ特性を有し出力端子と反転入力
   端子が直接結合された第２の演算増幅器と、該第２の演
   算増幅器の非反転入力端子とグランド間に接続された抵
   抗及びコンデンサの並列素子とを具備し、前記第１の演
   算増幅器の非反転入力端子と前記第２の演算増幅器の出
   力端子とを接続したことを特徴とする反転増幅回路にお
   ける入力バイアス電流補償回路。
2. （２）前記第１の演算増幅器による反転増幅回路を複数
   個設け、前記複数個の演算増幅器の各非反転入力端子に
   対し、前記第２の演算増幅器の出力端子を接続したこと
   を特徴とする特許請求の範囲第１項記載の反転増幅回路
   における入力バイアス電流補償回路。
3. （３）前記第１の演算増幅器の帰還抵抗と、前記第２の
   演算増幅器の非反転入力端子とグランド間に接続された
   抵抗とを等しい値にしたことを特徴とする特許請求の範
   囲第１項及び第２項記載の反転増幅回路における入力バ
   イアス電流補償回路。