JPS62193309A - リミツタ回路 - Google Patents
リミツタ回路Info
- Publication number
- JPS62193309A JPS62193309A JP61032706A JP3270686A JPS62193309A JP S62193309 A JPS62193309 A JP S62193309A JP 61032706 A JP61032706 A JP 61032706A JP 3270686 A JP3270686 A JP 3270686A JP S62193309 A JPS62193309 A JP S62193309A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- transistors
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は例えばビデオテープレコーダに使用されるＦＭ
変調回路に用いて好適なリミッタ回路に関する。
変調回路に用いて好適なリミッタ回路に関する。
、従来、リミッタ回路として第３図に示す様な回路が使
用されていた。このリミッタ回路は、入力端子３１ａお
よび３２ａから、トランジスタ３１と３２が交互にＯＮ
−ＯＦＦするような信号が差動入力されると、定電流源
３３の電流と抵抗器３４ａの抵抗値で決まる振幅の出力
信号を出力端子３５から出力する。しかし、この出力信
号の立ち上り時間は抵抗器３４の抵抗値と出力容量によ
って決まるものであり、立ち下り時間はそれらと定電流
源３３の電流で決まるため、立ち上り時間と立ち下り時
間が異なる。そこで、この立ち上り時間と立ち下り時間
の違いによる出力信号の二次虫を小さくするために、従
来においては出力抵抗３４ａの抵抗値を７４％さくし、
定電流源３３の電流を大きくしていていた。しかしその
場合消費電力が太きくなるという欠点があった。
用されていた。このリミッタ回路は、入力端子３１ａお
よび３２ａから、トランジスタ３１と３２が交互にＯＮ
−ＯＦＦするような信号が差動入力されると、定電流源
３３の電流と抵抗器３４ａの抵抗値で決まる振幅の出力
信号を出力端子３５から出力する。しかし、この出力信
号の立ち上り時間は抵抗器３４の抵抗値と出力容量によ
って決まるものであり、立ち下り時間はそれらと定電流
源３３の電流で決まるため、立ち上り時間と立ち下り時
間が異なる。そこで、この立ち上り時間と立ち下り時間
の違いによる出力信号の二次虫を小さくするために、従
来においては出力抵抗３４ａの抵抗値を７４％さくし、
定電流源３３の電流を大きくしていていた。しかしその
場合消費電力が太きくなるという欠点があった。
この発明は上述した従来のＩＪ ミッタ回路の欠点を改
良し、低消費電力で、出力信号の立ち上り時間と立ち下
り時間を等しくでき、もって二次歪を小さくできるよう
にしたリミッタ回路を提供することを目的とするもので
ある。
良し、低消費電力で、出力信号の立ち上り時間と立ち下
り時間を等しくでき、もって二次歪を小さくできるよう
にしたリミッタ回路を提供することを目的とするもので
ある。
本発明は信号を入力することによって交互にＯＮ−ＯＦ
Ｆする第１および第２のトランジスタのエミッタを一つ
の電流源に接続し、前記第１および第２のトランジスタ
のコレクタに、それぞれ第３と第４のトランジスタのエ
ミッタおよび第５と第６のトランジスタのエミッタを接
続し、第３と第５のトランジスタのコレクタはどちらも
同一カレントミラー回路の入力端子に接続し、前記カレ
ントミラー回路の出力端子と第４および第６のトランジ
スタのベースとコレクタを接続した端子からリミッタ出
力を導出し、そのリミッタ出力端子に第３と第５のトラ
ンジスタのベースに接続した２つの基準電圧源の２つの
電圧が交互に現われ、その出力信号の立ち上りおよび立
ち下り時ｍＪは、どちらも出力インピーダンスと前記電
流源電流によって決まるようにしたものである。
Ｆする第１および第２のトランジスタのエミッタを一つ
の電流源に接続し、前記第１および第２のトランジスタ
のコレクタに、それぞれ第３と第４のトランジスタのエ
ミッタおよび第５と第６のトランジスタのエミッタを接
続し、第３と第５のトランジスタのコレクタはどちらも
同一カレントミラー回路の入力端子に接続し、前記カレ
ントミラー回路の出力端子と第４および第６のトランジ
スタのベースとコレクタを接続した端子からリミッタ出
力を導出し、そのリミッタ出力端子に第３と第５のトラ
ンジスタのベースに接続した２つの基準電圧源の２つの
電圧が交互に現われ、その出力信号の立ち上りおよび立
ち下り時ｍＪは、どちらも出力インピーダンスと前記電
流源電流によって決まるようにしたものである。
上述した様に、本発明によれば出力信号の立ち上りと立
ち下りを同じにでき、二次歪のないリミッタ出力を得る
ことができる。また出力信号の振幅とＤＣｆｉ圧は前記
の２つの基準電圧で決まり、前記電流源電流を変えるだ
けで出力信号の立ち上りと立ち下り時間を変化すること
ができる。したがって、前記電流源電流を信号周波数に
比例させて立ち上り立ち下り時間を変える様な効率のよ
いリミッタ回路とすることもでき、利用範囲が広い。
ち下りを同じにでき、二次歪のないリミッタ出力を得る
ことができる。また出力信号の振幅とＤＣｆｉ圧は前記
の２つの基準電圧で決まり、前記電流源電流を変えるだ
けで出力信号の立ち上りと立ち下り時間を変化すること
ができる。したがって、前記電流源電流を信号周波数に
比例させて立ち上り立ち下り時間を変える様な効率のよ
いリミッタ回路とすることもでき、利用範囲が広い。
以下図面を参照し、本発明の実施例について説明する。
第１図は本発明を採用したリミッタ回路である。
入力端子１ａおよび２ａに２つのトランジスタ１および
２が交互にＯＮ−ＯＦＦする様に信号を差動入力する。
２が交互にＯＮ−ＯＦＦする様に信号を差動入力する。
今、基準電圧源７ａの電圧は基準電圧源７ｂの電圧より
も高く、トランジスタ２がＯＮしているとする。この時
トランジスタ６のエミッタ電流はトランジスタ８ａおよ
び８ｂによるカレントミラー回路８によりトランジスタ
５のコレクタ電流と同じ電流が流れる。したがって、こ
の時トランジスタ５および６のペースエミッタ間電圧は
同じであり、出力端チェ０の電圧は基準電圧源７ｂの電
圧である。ここで、トランジスタ１がＯＮし、トランジ
スタ２がＯＦＦ”すると、電流源９の電流はトランジス
タ３のエミッタ電流となり、この電流と同じ電流がカレ
ントミラー回路８によって、出力端子に供給され、出力
端子の電圧は、この電流と出力インピーダンスの時定数
で立ち上がる。そして、トランジスタ４がＯＮすると、
電流源９の電流が二分されトランジスタ３および４のエ
ミッタを流となり、トランジスタ３および４のペースエ
ミッタ間電圧は同じになる。したがって、この時出力端
子１０の電圧は基準を庄原７ａの電圧にか７．−次に、
トラン・ゾスタ１かＯＦ’Ｆ’ １．−トランジスタ２
がＯＮすると電流源９の電流がトランジスタ６のエミッ
タ電流となり、出力端子１０の電圧はこの電流と出力イ
ンピーダンスの時定数で立ち下がる。そして、トランジ
スタ５がＯＮ−ｉるとカレントミラー回路８により電流
源９の電流が二分されてトランジスタ５と６のエミッタ
電流となり、トランジスタ５および６のペースエミッタ
間電圧が同じになり、出力端子１０の電圧は、再び基準
電圧源７ｂの電圧となる。ここで使用するカレントミラ
ー回路は常に動作している状態となるため、このカレン
トミラー回路にｐｎｐ形トランジスタを使用しても高速
動作を行うことができる。このように立ち上りおよび立
ち下り時間は同じになるため、従来のように電流源９の
電流を大きくする必要はなく、二次歪の少いリミッタ出
力を得ることができる。また第１図に示す回路で電圧源
７ａおよび７ｂの電圧が交互に変るようにすれば、この
回路は掛算器として動作させることができる。
も高く、トランジスタ２がＯＮしているとする。この時
トランジスタ６のエミッタ電流はトランジスタ８ａおよ
び８ｂによるカレントミラー回路８によりトランジスタ
５のコレクタ電流と同じ電流が流れる。したがって、こ
の時トランジスタ５および６のペースエミッタ間電圧は
同じであり、出力端チェ０の電圧は基準電圧源７ｂの電
圧である。ここで、トランジスタ１がＯＮし、トランジ
スタ２がＯＦＦ”すると、電流源９の電流はトランジス
タ３のエミッタ電流となり、この電流と同じ電流がカレ
ントミラー回路８によって、出力端子に供給され、出力
端子の電圧は、この電流と出力インピーダンスの時定数
で立ち上がる。そして、トランジスタ４がＯＮすると、
電流源９の電流が二分されトランジスタ３および４のエ
ミッタを流となり、トランジスタ３および４のペースエ
ミッタ間電圧は同じになる。したがって、この時出力端
子１０の電圧は基準を庄原７ａの電圧にか７．−次に、
トラン・ゾスタ１かＯＦ’Ｆ’ １．−トランジスタ２
がＯＮすると電流源９の電流がトランジスタ６のエミッ
タ電流となり、出力端子１０の電圧はこの電流と出力イ
ンピーダンスの時定数で立ち下がる。そして、トランジ
スタ５がＯＮ−ｉるとカレントミラー回路８により電流
源９の電流が二分されてトランジスタ５と６のエミッタ
電流となり、トランジスタ５および６のペースエミッタ
間電圧が同じになり、出力端子１０の電圧は、再び基準
電圧源７ｂの電圧となる。ここで使用するカレントミラ
ー回路は常に動作している状態となるため、このカレン
トミラー回路にｐｎｐ形トランジスタを使用しても高速
動作を行うことができる。このように立ち上りおよび立
ち下り時間は同じになるため、従来のように電流源９の
電流を大きくする必要はなく、二次歪の少いリミッタ出
力を得ることができる。また第１図に示す回路で電圧源
７ａおよび７ｂの電圧が交互に変るようにすれば、この
回路は掛算器として動作させることができる。
第２図は本発明の他の実施例であり、マルチバイブレー
タ回路に応用したものである。第２図に示す回路におい
て基準電圧源２９ｂと２９Ｃの電圧は同じであり２６ａ
と２６ｂ 、２７ａと２７ｂおよび２８ａと２８ｂはそ
れぞれ同じ抵抗値である。今、トランジスタ２５ｂのベ
ース電圧がトランジスタ５のベース電圧と同じであり、
トランジスタ ｌ ：ＯＦＦ 、トランジスタ ２ ：
ＯＮトランジスタ２２ａ：ＯＦＦ、トランジスタ２２ｂ
： ＯＮの状態であるとすると、電流源９の電流が、
カレントミラー回路８、トランジスタ５および６を経て
トランジスタ２のエミッタ電流となり、さらにコンデン
サ２３をチャージする。そしてトランジスタｌのエミッ
タ電圧がトランジスタ２のエミッタ電圧よりも基準電圧
源２９ｂか２９Ｇの電圧と同じ程度下がるとトランジス
タ１がＯＮし、トランジスタ２のエミッタからは電流が
流れなくなり、トランジスタ１のエミッタ電流は電流源
９の電流と同じになりこの電流かカレントミラー回路８
により二分され、トランジスタ３と４のエミッタ電流と
なる。これによって、トランジスタ２５ｂのベース電圧
はトランジスタ３のベース電圧と同じになり、トランジ
スタ２および２２ｂのベース電圧は基準電圧源２９ｂと
２９Ｃの電圧外だけ下がり、 トランジスタ ｌ：ＯＮ、トランジスタ ２ ： Ｏ１
’ｌ−’トランジスタ２２ａ：ＯＮ、 トランジスタ
２２ｂ：ＯＦＦの状態になる。出力端子３０から出力さ
れる周波数はコンデンサ２３の容量と電流源９の電流に
よって決まり、コンデンサ２３の容量の温度変化かなけ
れば温度変化しない。
タ回路に応用したものである。第２図に示す回路におい
て基準電圧源２９ｂと２９Ｃの電圧は同じであり２６ａ
と２６ｂ 、２７ａと２７ｂおよび２８ａと２８ｂはそ
れぞれ同じ抵抗値である。今、トランジスタ２５ｂのベ
ース電圧がトランジスタ５のベース電圧と同じであり、
トランジスタ ｌ ：ＯＦＦ 、トランジスタ ２ ：
ＯＮトランジスタ２２ａ：ＯＦＦ、トランジスタ２２ｂ
： ＯＮの状態であるとすると、電流源９の電流が、
カレントミラー回路８、トランジスタ５および６を経て
トランジスタ２のエミッタ電流となり、さらにコンデン
サ２３をチャージする。そしてトランジスタｌのエミッ
タ電圧がトランジスタ２のエミッタ電圧よりも基準電圧
源２９ｂか２９Ｇの電圧と同じ程度下がるとトランジス
タ１がＯＮし、トランジスタ２のエミッタからは電流が
流れなくなり、トランジスタ１のエミッタ電流は電流源
９の電流と同じになりこの電流かカレントミラー回路８
により二分され、トランジスタ３と４のエミッタ電流と
なる。これによって、トランジスタ２５ｂのベース電圧
はトランジスタ３のベース電圧と同じになり、トランジ
スタ２および２２ｂのベース電圧は基準電圧源２９ｂと
２９Ｃの電圧外だけ下がり、 トランジスタ ｌ：ＯＮ、トランジスタ ２ ： Ｏ１
’ｌ−’トランジスタ２２ａ：ＯＮ、 トランジスタ
２２ｂ：ＯＦＦの状態になる。出力端子３０から出力さ
れる周波数はコンデンサ２３の容量と電流源９の電流に
よって決まり、コンデンサ２３の容量の温度変化かなけ
れば温度変化しない。
また出力電圧は基準電圧源２９ｂ〜２９ｅで決まり、電
流源９の電流を増減させても出力電圧が変化せず、電流
源９を被変調信号電流源として、このマルチバイブレー
タ回路を二次歪のない高性能なＦＭ変調器とすることが
できる。ここで、トランジスタ２４はトランジスタ２５
ｂのベース電流を検出するもので、このベース電流をカ
レントミラー回路８を使用してトランジスタ２５ｂのベ
ースに供給しているように、本発明によれば、出力トラ
ンジスタのベース電流による立ち上りおよび立ち下り時
間の差をなくすことも容易である。
流源９の電流を増減させても出力電圧が変化せず、電流
源９を被変調信号電流源として、このマルチバイブレー
タ回路を二次歪のない高性能なＦＭ変調器とすることが
できる。ここで、トランジスタ２４はトランジスタ２５
ｂのベース電流を検出するもので、このベース電流をカ
レントミラー回路８を使用してトランジスタ２５ｂのベ
ースに供給しているように、本発明によれば、出力トラ
ンジスタのベース電流による立ち上りおよび立ち下り時
間の差をなくすことも容易である。
第１図は本発明のリミッタ回路を示す図、第２図は本発
明のリミッタ回路を用いたマルチバイブ１から６はそれ
ぞれ第１から第６のトランジスタ、８はカレントミラー
回路、７ａと７ｂおよび２９ｂから２９８は基準電圧源
、９は電流源、１０は出力端子、７Ｃ，２９ａおよび３
６は電圧源。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第 １ 図 第 ２ 図 第 ３ 図
明のリミッタ回路を用いたマルチバイブ１から６はそれ
ぞれ第１から第６のトランジスタ、８はカレントミラー
回路、７ａと７ｂおよび２９ｂから２９８は基準電圧源
、９は電流源、１０は出力端子、７Ｃ，２９ａおよび３
６は電圧源。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第 １ 図 第 ２ 図 第 ３ 図
Claims (1)
- 入力信号によって交互にＯＮ−ＯＦＦし、電流源の電流
によって定められるエミッタ電流が交互に流れる第１お
よび第２のトランジスタのコレクタに、それぞれ第３、
第４のトランジスタのエミッタおよび第５、第６のトラ
ンジスタのエミッタを接続し、前記第３と第５のトラン
ジスタのコレクタはどちらも同一カレントミラー回路の
入力端子に接続し、前記第４および第６のトランジスタ
はベースとコレクタを接続してダイオードにして、この
２つのダイオードのアノードと前記カレントミラー回路
の出力端子を接続した端子からリミッタ出力を導出し、
そのリミッタ出力電圧が前記第３および第５のトランジ
スタのベースに接続した２つの基準電圧となるようにし
たことを特徴とするリミッタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61032706A JPS62193309A (ja) | 1986-02-19 | 1986-02-19 | リミツタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61032706A JPS62193309A (ja) | 1986-02-19 | 1986-02-19 | リミツタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62193309A true JPS62193309A (ja) | 1987-08-25 |
Family
ID=12366286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61032706A Pending JPS62193309A (ja) | 1986-02-19 | 1986-02-19 | リミツタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62193309A (ja) |
-
1986
- 1986-02-19 JP JP61032706A patent/JPS62193309A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS614310A (ja) | レベルシフト回路 | |
| US3562673A (en) | Pulse width modulation to amplitude modulation conversion circuit which minimizes the effects of aging and temperature drift | |
| US3660679A (en) | Transistor circuit | |
| US3996478A (en) | Frequency divider for high frequencies | |
| US4446385A (en) | Voltage comparator with a wide common mode input voltage range | |
| US4485351A (en) | Circuit for deriving of signals and counter cycle signals from one sided input signal | |
| JPS585594B2 (ja) | 整流回路 | |
| JPS62193309A (ja) | リミツタ回路 | |
| US3713034A (en) | Audio signal controlled amplitude modulation circuit of square wave output | |
| US4535256A (en) | Integrated video amp with common base lateral PNP transistor | |
| JPS631454Y2 (ja) | ||
| JPH0122765B2 (ja) | ||
| JPS59147542A (ja) | 論理装置の結合方式 | |
| SU822364A1 (ru) | Устройство коммутации уровней диф-фЕРЕНциАльНОгО СигНАлА | |
| JPS6142885B2 (ja) | ||
| JPH0359805A (ja) | デジタル磁気記録回路 | |
| JPS5837161Y2 (ja) | ３値平衡信号受信回路 | |
| SU1427557A1 (ru) | Усилитель мощности | |
| US5138273A (en) | FM demodulator | |
| JPS61295701A (ja) | 差動増幅回路型検波器 | |
| JPH0212735Y2 (ja) | ||
| JPH0732357B2 (ja) | 論理レベル設定回路 | |
| JPH02188025A (ja) | ラインドライバ | |
| JPS60134506A (ja) | 差動増幅器 | |
| JPS61181204A (ja) | 掛算回路 |