JPH0122765B2 - - Google Patents
Info
- Publication number
- JPH0122765B2 JPH0122765B2 JP58066954A JP6695483A JPH0122765B2 JP H0122765 B2 JPH0122765 B2 JP H0122765B2 JP 58066954 A JP58066954 A JP 58066954A JP 6695483 A JP6695483 A JP 6695483A JP H0122765 B2 JPH0122765 B2 JP H0122765B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- transistor
- signal
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/04—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by counting or integrating cycles of oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0084—Lowering the supply voltage and saving power
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Television Signal Processing For Recording (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
（利用分野）
本発明はVTRの再生回路などに用いて好適な
FM信号復調回路に関する。
FM信号復調回路に関する。
（背景）
従来、家庭用VTRでは輝度信号をFM変調し
て記録している。たとえば、VHSVTRの場合、
第１図に示されているように、シンクチツプ１は
3.4MHz、白２は4.4MHzのキヤリアに設定され、
上下約3MHzの帯域が取られている。
て記録している。たとえば、VHSVTRの場合、
第１図に示されているように、シンクチツプ１は
3.4MHz、白２は4.4MHzのキヤリアに設定され、
上下約3MHzの帯域が取られている。
第２図に再生回路の一例を示す。ヘツド３によ
り再生された信号はプリアンプ４により増幅さ
れ、イコライザ５により再生等化される。その
後、復調回路６により復調され、さらにビデオ信
号処理回路７を通つてビデオ信号ｖとなる。復調
回路６としてはパルスカウント形式がよく用いら
れている。
り再生された信号はプリアンプ４により増幅さ
れ、イコライザ５により再生等化される。その
後、復調回路６により復調され、さらにビデオ信
号処理回路７を通つてビデオ信号ｖとなる。復調
回路６としてはパルスカウント形式がよく用いら
れている。
第３図に従来のパルスカウント形復調回路を示
す。また、第４図は第３図の回路の主要部の信号
の波形を示す。
す。また、第４図は第３図の回路の主要部の信号
の波形を示す。
入力信号ｉはリミタ８に入力し、該リミタ８か
らは互に180゜位相の異なる波形整形された出力信
号b1，b2が出力される。この出力信号b1，b2はト
ランジスタＱ１のベースおよびＱ２のベースのそ
れぞれに印加される。トランジスタＱ３およびＱ
４エミツタのそれぞれにはトランジスタＱ１およ
びＱ２のベースから遅延時間τだけ遅延した信号
a1，a2が得られる。これらの信号a1，a2，b1，b2
は、乗算器１０で乗算される。そうすると、乗算
器１０の出力端１１からは第４図に示されている
ような波形の出力v0が得られる。この出力v0を
LPFに通すと、復調信号が得られる。
らは互に180゜位相の異なる波形整形された出力信
号b1，b2が出力される。この出力信号b1，b2はト
ランジスタＱ１のベースおよびＱ２のベースのそ
れぞれに印加される。トランジスタＱ３およびＱ
４エミツタのそれぞれにはトランジスタＱ１およ
びＱ２のベースから遅延時間τだけ遅延した信号
a1，a2が得られる。これらの信号a1，a2，b1，b2
は、乗算器１０で乗算される。そうすると、乗算
器１０の出力端１１からは第４図に示されている
ような波形の出力v0が得られる。この出力v0を
LPFに通すと、復調信号が得られる。
なお、上記の遅延時間τは、次式で与えられ
る。
る。
τ＝2C（VA−VB）／I0
ここに、ＣはトランジスタＱ１とＱ２のコレク
タ間に接続された容量、I0は、該Ｑ１，Ｑ２の共
通エミツタとアース間に接続された定電流源の定
電流値である。またVA，VBは第３図中に示され
ている点の電圧である。
タ間に接続された容量、I0は、該Ｑ１，Ｑ２の共
通エミツタとアース間に接続された定電流源の定
電流値である。またVA，VBは第３図中に示され
ている点の電圧である。
第３図の回路は基本的には無安定マルチバイブ
レータであり、トランジスタの縦積み数が５個に
なる。このため、5V程度の低電圧動作がむずか
しいという欠点がある。これは、特に、ポータブ
ルVTRなどの省電力化が必要な場合には大きな
欠点となつていた。
レータであり、トランジスタの縦積み数が５個に
なる。このため、5V程度の低電圧動作がむずか
しいという欠点がある。これは、特に、ポータブ
ルVTRなどの省電力化が必要な場合には大きな
欠点となつていた。
（目的）
本発明の目的は、上記した従来技術の欠点をな
くし、低電圧動作が可能でかつ素子面積ひいては
回路面積も低減できる、新たなFM復調回路を提
供するにある。
くし、低電圧動作が可能でかつ素子面積ひいては
回路面積も低減できる、新たなFM復調回路を提
供するにある。
（概要）
本発明の特徴は、第１の信号が入力する第１の
インバータと、第１の信号の反転信号が入力する
第２のインバータと、該第１のインバータ出力と
第２のインバータ出力間、又はそれぞれのインバ
ータとグランド間に接続された容量と、該第１の
インバータ出力が入力する第３のインバータと、
該第２のインバータ出力が入力する第４のインバ
ータと、第３のインバータと第４のインバータ出
力の論理積をとる手段とを具備した点にある。
インバータと、第１の信号の反転信号が入力する
第２のインバータと、該第１のインバータ出力と
第２のインバータ出力間、又はそれぞれのインバ
ータとグランド間に接続された容量と、該第１の
インバータ出力が入力する第３のインバータと、
該第２のインバータ出力が入力する第４のインバ
ータと、第３のインバータと第４のインバータ出
力の論理積をとる手段とを具備した点にある。
（実施例）
以下に、本発明を実施例によつて詳しく説明す
る。第５図は本発明によるFM復調回路の一実施
例を示す。
る。第５図は本発明によるFM復調回路の一実施
例を示す。
本実施例のFM復調回路は５つのインバータ１
２，１３，１４，１５，１６、およびインバータ
１２の出力端とインバータ１３の出力端との間に
接続された容量１７から構成されている。インバ
ータ１２としては、第６図に示されているよう
な、トランジスタ１２ａとインジエクタ電流１２
ｉからなるインテグレイテイド・インジエクシヨ
ン・ロジツク（以下I2Lと略す）等が用いられる。
２，１３，１４，１５，１６、およびインバータ
１２の出力端とインバータ１３の出力端との間に
接続された容量１７から構成されている。インバ
ータ１２としては、第６図に示されているよう
な、トランジスタ１２ａとインジエクタ電流１２
ｉからなるインテグレイテイド・インジエクシヨ
ン・ロジツク（以下I2Lと略す）等が用いられる。
第７図は第５図におけるFM復調回路におい
て、インバータを第６図に示したI2Lで構成した
ものである。トランジスタ１２ａ，１３ａ，１４
ａ，１５ａ，１６ａのベースには、それぞれイン
ジエクタ電流１２ｉ，１３ｉ，１４ｉ，１５ｉ，
１６ｉが供給されている。トランジスタ１２ａの
入力にはFM復調信号Ａ、トランジスタ１３ａの
入力には該FM変調信号Ａと逆相のFM変調信号
Ｂが入力する。
て、インバータを第６図に示したI2Lで構成した
ものである。トランジスタ１２ａ，１３ａ，１４
ａ，１５ａ，１６ａのベースには、それぞれイン
ジエクタ電流１２ｉ，１３ｉ，１４ｉ，１５ｉ，
１６ｉが供給されている。トランジスタ１２ａの
入力にはFM復調信号Ａ、トランジスタ１３ａの
入力には該FM変調信号Ａと逆相のFM変調信号
Ｂが入力する。
信号Ａがハイレベル（図では、Ｈと示す）の時
は、インジエクタ電流１２ｉはトランジスタ１２
ａに流れ込み、トランジスタ１２ａはオンにな
り、その出力信号Ｃはローレベルとなる。逆に信
号Ａがローレベル（図では、Ｌと示す）の時はイ
ンジエクタ電流１２ｉは入力側に吸い込まれ、ト
ランジスタ１２ａはカツトオフする。このため、
その出力信号Ｃはハイレベルとなる。トランジス
タ１３ａのベースに入力する信号Ｂとトランジス
タ１３ａに関しても、上記したトランジスタ１２
ａの場合と全く同様なことが成り立つことは明ら
かである。
は、インジエクタ電流１２ｉはトランジスタ１２
ａに流れ込み、トランジスタ１２ａはオンにな
り、その出力信号Ｃはローレベルとなる。逆に信
号Ａがローレベル（図では、Ｌと示す）の時はイ
ンジエクタ電流１２ｉは入力側に吸い込まれ、ト
ランジスタ１２ａはカツトオフする。このため、
その出力信号Ｃはハイレベルとなる。トランジス
タ１３ａのベースに入力する信号Ｂとトランジス
タ１３ａに関しても、上記したトランジスタ１２
ａの場合と全く同様なことが成り立つことは明ら
かである。
トランジスタ１２ａの出力端はトランジスタ１
４ａの入力端に接続され、またトランジスタ１３
ａの出力端はトランジスタ１５ａの入力端に接続
されている。また、トランジスタ１２ａの出力端
とトランジスタ１３ａの出力端との間に容量１７
が接続されている。さらに、トランジスタ１４ａ
の出力端とトランジスタ１５ａの出力端は互に接
続された後、トランジスタ１６ａに入力される。
４ａの入力端に接続され、またトランジスタ１３
ａの出力端はトランジスタ１５ａの入力端に接続
されている。また、トランジスタ１２ａの出力端
とトランジスタ１３ａの出力端との間に容量１７
が接続されている。さらに、トランジスタ１４ａ
の出力端とトランジスタ１５ａの出力端は互に接
続された後、トランジスタ１６ａに入力される。
以下、本実施例の回路がFM復調回路として動
作することを第８図を用いて説明する。まず、
FM変調信号Ａ，Ｂの波形は互に逆相でFM変調
されたものであるとする。パルスの高さはVF（
0.6V）以上あればよい。
作することを第８図を用いて説明する。まず、
FM変調信号Ａ，Ｂの波形は互に逆相でFM変調
されたものであるとする。パルスの高さはVF（
0.6V）以上あればよい。
先ず、FM変調信号Ａがハイレベルの時、トラ
ンジスタ１２ａの出力信号Ｃはローレベル、すな
わち、ほぼ0Vに固定される。この時、FM復調信
号Ｂはローレベルである。したがつて、トランジ
スタ１３ａはカツトオフされ、容量１７はインジ
エクタ電流１５ｉにより充電され、トランジスタ
１３ａの出力信号Ｄの電圧は上昇する。この出力
信号Ｄの電圧が一定電圧VFに達すると、トラン
ジスタ１５ａはオンになり、該出力信号Ｄの電圧
はVFに固定される。この時、トランジスタ１５
ａの出力信号Ｆはローレベルとなる。
ンジスタ１２ａの出力信号Ｃはローレベル、すな
わち、ほぼ0Vに固定される。この時、FM復調信
号Ｂはローレベルである。したがつて、トランジ
スタ１３ａはカツトオフされ、容量１７はインジ
エクタ電流１５ｉにより充電され、トランジスタ
１３ａの出力信号Ｄの電圧は上昇する。この出力
信号Ｄの電圧が一定電圧VFに達すると、トラン
ジスタ１５ａはオンになり、該出力信号Ｄの電圧
はVFに固定される。この時、トランジスタ１５
ａの出力信号Ｆはローレベルとなる。
したがつて、FM変調信号Ａがハイレベル、Ｂ
がローレベルの間は、容量１７には出力信号Ｃが
0V、出力信号Ｄが＋VFとなるような電荷が充電
され、保持されている。
がローレベルの間は、容量１７には出力信号Ｃが
0V、出力信号Ｄが＋VFとなるような電荷が充電
され、保持されている。
一方、FM変調信号Ａがハイレベルからローレ
ベルに変り、これ同時にFM変調信号Ｂがローレ
ベルからハイレベルに変わると、トランジスタ１
２ａはカツトオフ、トランジスタ１３ａはオンに
なり、出力信号Ｄは0Vに固定される。この時、
前述ように、容量１７の両端にはVFの電位差が
あるから、この時点で出力信号Ｃの電圧は−VF
となる。
ベルに変り、これ同時にFM変調信号Ｂがローレ
ベルからハイレベルに変わると、トランジスタ１
２ａはカツトオフ、トランジスタ１３ａはオンに
なり、出力信号Ｄは0Vに固定される。この時、
前述ように、容量１７の両端にはVFの電位差が
あるから、この時点で出力信号Ｃの電圧は−VF
となる。
時間の経過と共に、容量１７はインジエクタ電
流１４ｉにより充電され、出力信号Ｃの電圧が＋
VFに達するとトランジスタ１４ａがオンになる。
そして、出力信号Ｃの電圧はVFに固定される。
この時、トランジスタ１４ａの出力信号Ｅはロー
レベルとなる。出力信号Ｃの電圧が−VFから＋
VFに変化するのに要する時間τは、インジエク
タ電流１４ｉが定電流で、これをIdとすると、下
記の式で表わされる。
流１４ｉにより充電され、出力信号Ｃの電圧が＋
VFに達するとトランジスタ１４ａがオンになる。
そして、出力信号Ｃの電圧はVFに固定される。
この時、トランジスタ１４ａの出力信号Ｅはロー
レベルとなる。出力信号Ｃの電圧が−VFから＋
VFに変化するのに要する時間τは、インジエク
タ電流１４ｉが定電流で、これをIdとすると、下
記の式で表わされる。
τ＝Cd・2VF／Id ……
（ただし、Cdは容量１７の容量値）
FM変調信号Ａがハイレベル、Ｂがローレベル
の時も、出力信号Ｄの電位が−VFから＋VFに変
化するのに要する時間τは、インジエクタ電流１
５ｉが定電流でIdとすると上記の式で表わされ
る。
の時も、出力信号Ｄの電位が−VFから＋VFに変
化するのに要する時間τは、インジエクタ電流１
５ｉが定電流でIdとすると上記の式で表わされ
る。
インジエクタ電流１４ｉ，１５ｉが定電流でな
い場合は、ソース側のインピーダンスＲと容量１
７の時定数によつてτは決定される。
い場合は、ソース側のインピーダンスＲと容量１
７の時定数によつてτは決定される。
トランジスタ１４ａの出力信号Ｅとトランジス
タ１５ａの出力信号Ｆの論理積（AND）を取り、
トランジスタ１６ａに入力するとトランジスタ１
６ａの出力信号Ｇは、第８図に示されているよう
に、パルス幅がτの疎密波となる。これをLPF
１８を通すと、出力端子１９にFM復調信号ｖが
得られる。
タ１５ａの出力信号Ｆの論理積（AND）を取り、
トランジスタ１６ａに入力するとトランジスタ１
６ａの出力信号Ｇは、第８図に示されているよう
に、パルス幅がτの疎密波となる。これをLPF
１８を通すと、出力端子１９にFM復調信号ｖが
得られる。
なお、第８図の信号Ｅ，Ｆの波形は、これらの
論理積がとられる前の波形を示す。
論理積がとられる前の波形を示す。
FM復調回路の性能として重要な点は、
(1) FM復調信号にFM変調信号ＡおよびＢのキ
ヤリアリーク（搬送波の漏れ）が少ないこと、 (2) 復調の折返し点がFMキヤリア周波数より十
分高く設定できること、 等である。
ヤリアリーク（搬送波の漏れ）が少ないこと、 (2) 復調の折返し点がFMキヤリア周波数より十
分高く設定できること、 等である。
上記の(1)に関しては本実施例の復調回路が差動
形式であり、インバータ１２，１３の遅延時間
差、インバータ１４，１５の遅延時間差をほぼ０
にできること、およびインジエクタ電流１４ｉ，
１５ｉをインジエクタ電流１２ｉ，１３ｉおよび
１６ｉに対して独立に調整できるので、該１４ｉ
と１５ｉを互に等しく設定することができる。し
たがつて、前記遅延時間τの時間的変化を僅少に
することができるので、前記キヤリアリークを極
めて少ないレベルに押さえることが可能である。
形式であり、インバータ１２，１３の遅延時間
差、インバータ１４，１５の遅延時間差をほぼ０
にできること、およびインジエクタ電流１４ｉ，
１５ｉをインジエクタ電流１２ｉ，１３ｉおよび
１６ｉに対して独立に調整できるので、該１４ｉ
と１５ｉを互に等しく設定することができる。し
たがつて、前記遅延時間τの時間的変化を僅少に
することができるので、前記キヤリアリークを極
めて少ないレベルに押さえることが可能である。
上記の(2)に関しては、第９図に示されているよ
うに折返し周波数0はFMキヤリア周波数より十
分高くする必要がある。許容できるパルス幅の最
大値τnaxは、下記の式で与えられる。
うに折返し周波数0はFMキヤリア周波数より十
分高くする必要がある。許容できるパルス幅の最
大値τnaxは、下記の式で与えられる。
τnax＝１／20 ……
したがつて、上述した遅延時間τは
τ＜τnax
を満足する規定値に設定する必要がある。
この遅延時間τの値は、第７図において、容量
１７、トランジスタ１４ａ，１５ａのベース寄生
容量（図示せず）の値のばらつき、あるいは能動
素子の温度特性などにより変化する。このため、
インジエクタ電流１４ｉ，１５ｉを調整あるいは
温度特性の補償を行なつて、該遅延時間τが規定
値になるように設定する。
１７、トランジスタ１４ａ，１５ａのベース寄生
容量（図示せず）の値のばらつき、あるいは能動
素子の温度特性などにより変化する。このため、
インジエクタ電流１４ｉ，１５ｉを調整あるいは
温度特性の補償を行なつて、該遅延時間τが規定
値になるように設定する。
なお、容量１７としてMOSタイプのトランジ
スタを使う場合には、サブストレートとの間の寄
生容量を考慮して、第１０図に示されているよう
に、２つの等しいMOS容量１７１，１７２のメ
タル側Ｍとサブストレート側Ｓを交互に接続し、
差動形式がくずれないようにする必要がある。こ
こで、１７１Ｓ，１７２Ｓは寄生容量である。
スタを使う場合には、サブストレートとの間の寄
生容量を考慮して、第１０図に示されているよう
に、２つの等しいMOS容量１７１，１７２のメ
タル側Ｍとサブストレート側Ｓを交互に接続し、
差動形式がくずれないようにする必要がある。こ
こで、１７１Ｓ，１７２Ｓは寄生容量である。
また、本実施例においては、トランジスタ１２
ａ，１３ａはそれぞれの寄生容量（図示されてい
ない）のばらつき、インジエクタ電流１２ｉ，１
３ｉのばらつきにより遅延時間が変化するが、相
対的な遅延時間差は零となり、キヤリアリーク等
の問題は発生しない。
ａ，１３ａはそれぞれの寄生容量（図示されてい
ない）のばらつき、インジエクタ電流１２ｉ，１
３ｉのばらつきにより遅延時間が変化するが、相
対的な遅延時間差は零となり、キヤリアリーク等
の問題は発生しない。
第１１図は、リニア回路ＡからI2Lで構成され
た本実施例のFM復調回路Ｃへのインタフエイス
Ｂの一例を示したものである。図において、２０
はアンプ、２３はFM変調信号である。また、イ
ンバータ２１，２２はバツフアアンプであり、専
用のインジエクト電流源を有していない。Ｑ１〜
Ｑ１２はトランジスタを示し、その他の符号は第
７図と同じものを示す。
た本実施例のFM復調回路Ｃへのインタフエイス
Ｂの一例を示したものである。図において、２０
はアンプ、２３はFM変調信号である。また、イ
ンバータ２１，２２はバツフアアンプであり、専
用のインジエクト電流源を有していない。Ｑ１〜
Ｑ１２はトランジスタを示し、その他の符号は第
７図と同じものを示す。
次に、この回路の動作を簡単に説明する。FM
変調信号２３はアンプ２０を通つた後、差動アン
プを構成するトランジスタＱ１，Ｑ２に入力され
る。トランジスタＱ１がオン、Ｑ２がオフの時、
トランジスタＱ３，Ｑ４，Ｑ５，Ｑ９，Ｑ１０は
オン、トランジスタＱ６，Ｑ７，Ｑ８，Ｑ１１，
Ｑ１２はオフとなり、インバータ２１の入力はハ
イレベル、インバータ２２の入力はローレベルと
なる。
変調信号２３はアンプ２０を通つた後、差動アン
プを構成するトランジスタＱ１，Ｑ２に入力され
る。トランジスタＱ１がオン、Ｑ２がオフの時、
トランジスタＱ３，Ｑ４，Ｑ５，Ｑ９，Ｑ１０は
オン、トランジスタＱ６，Ｑ７，Ｑ８，Ｑ１１，
Ｑ１２はオフとなり、インバータ２１の入力はハ
イレベル、インバータ２２の入力はローレベルと
なる。
逆に、トランジスタＱ１がオフ、Ｑ２がオンの
時、トランジスタＱ６，Ｑ７，Ｑ８，Ｑ１１，Ｑ
１２はオン、トランジスタＱ３，Ｑ４，Ｑ５，Ｑ
９，Ｑ１０はオフとなり、インバータ２１の入力
はローレベル、インバータ２２の入力はハイレベ
ルとなる。インバータ２１，２２の出力から後は
本実施例のFM復調回路に入力する。FM復調回
路の動作は、第７図および第８図で説明した通り
である。
時、トランジスタＱ６，Ｑ７，Ｑ８，Ｑ１１，Ｑ
１２はオン、トランジスタＱ３，Ｑ４，Ｑ５，Ｑ
９，Ｑ１０はオフとなり、インバータ２１の入力
はローレベル、インバータ２２の入力はハイレベ
ルとなる。インバータ２１，２２の出力から後は
本実施例のFM復調回路に入力する。FM復調回
路の動作は、第７図および第８図で説明した通り
である。
本実施例によるFM復調回路は、上記のような
構成であるので、下記のような種々の効果があ
る。
構成であるので、下記のような種々の効果があ
る。
(1) 復調回路をI2Lで構成しているため、トラン
ジスタの縦積み数は１段である。したがつて、
3V以下の低電圧動作が可能であり、省電力化
に大きく寄与する。
ジスタの縦積み数は１段である。したがつて、
3V以下の低電圧動作が可能であり、省電力化
に大きく寄与する。
(2) フルバランス形式（差動形式）を取つている
ため、インバータ個々の遅延時間がばらついて
も相対遅延時間はなく、キヤリアリークなどの
問題を生じない。
ため、インバータ個々の遅延時間がばらついて
も相対遅延時間はなく、キヤリアリークなどの
問題を生じない。
(3) 容量１７を設けた２つのインバータ１４，１
５のインジエクタ電流をインバータ１２，１３
および１６と切離して独立に調整することがで
きる。したがつて、この調整により所望の復調
特性（ゲイン、リニアリテイ）を容易に得るこ
とができる。さらに温度特性などの補償も可能
である。
５のインジエクタ電流をインバータ１２，１３
および１６と切離して独立に調整することがで
きる。したがつて、この調整により所望の復調
特性（ゲイン、リニアリテイ）を容易に得るこ
とができる。さらに温度特性などの補償も可能
である。
(4) I2L部分、すなわち、本実施例の復調回路は
他のリニア回路とレイアウト的に分離できるた
め、復調時に生じるスイツチングノイズのリニ
ア回路に対する妨害を抑止できる。
他のリニア回路とレイアウト的に分離できるた
め、復調時に生じるスイツチングノイズのリニ
ア回路に対する妨害を抑止できる。
第１２図は本発明の他の実施例を示す。第４図
の実施例と異なる点は、インバータ１２とインバ
ータ１３の出力間に接続されている容量１７の代
りに、インバータ１２の出力とグランド間に容量
２４、インバータ１３の出力とグランド間に容量
２５が接続されていることである。
の実施例と異なる点は、インバータ１２とインバ
ータ１３の出力間に接続されている容量１７の代
りに、インバータ１２の出力とグランド間に容量
２４、インバータ１３の出力とグランド間に容量
２５が接続されていることである。
この実施例においても、容量２４，２５のペア
性を確保すれば、第５図の実施例と同様な効果を
得ることができる。
性を確保すれば、第５図の実施例と同様な効果を
得ることができる。
前記の各実施例は、I2Lを用いて説明されたが
本発明はこれに限定されず、I2Lに代えてオープ
ンコレクタ出力形式のTTL（トランジスタ・トラ
ンジスタ・ロジツク）インバータ等を用いてFM
復調回路を構成してもよい。ただし、低電圧化に
関しては、I2Lを用いた方が有利である。
本発明はこれに限定されず、I2Lに代えてオープ
ンコレクタ出力形式のTTL（トランジスタ・トラ
ンジスタ・ロジツク）インバータ等を用いてFM
復調回路を構成してもよい。ただし、低電圧化に
関しては、I2Lを用いた方が有利である。
（効果）
以上のように、本発明によれば、FM復調回路
を、トランジスタの縦積み数が１段で構成できる
ので、3V以下の低電圧で動作させることができ
る。このため、ポータブルVTRなどの省電力化、
さらには耐電源ノイズ特性の向上等が期待でき、
その効果は大きい。
を、トランジスタの縦積み数が１段で構成できる
ので、3V以下の低電圧で動作させることができ
る。このため、ポータブルVTRなどの省電力化、
さらには耐電源ノイズ特性の向上等が期待でき、
その効果は大きい。
また、FM復調回路に用いられるインバータを
I2Lで構成すると、I2Lの素子面積が従来のトラン
ジスタの素子面積の約1/3で済むことから、FM
復調回路に要する面積を従来のものに比べて低減
できる。一方、ICでは周知のように面積の低減
は製造費の低減に寄与する。したがつて、本発明
によれば、FM復調回路を安価に作成することが
できる。
I2Lで構成すると、I2Lの素子面積が従来のトラン
ジスタの素子面積の約1/3で済むことから、FM
復調回路に要する面積を従来のものに比べて低減
できる。一方、ICでは周知のように面積の低減
は製造費の低減に寄与する。したがつて、本発明
によれば、FM復調回路を安価に作成することが
できる。
第１図はVTRにおけるFMキヤリア周波数帯
域の説明図、第２図は従来のVTR再生回路の一
例を示すブロツク図、第３図は従来のFM復調回
路の回路図、第４図は第３図の回路の主要部の信
号のタイムチヤート、第５図は、本発明のFM復
調回路の一実施例のブロツク図、第６図はI2Lで
構成したインバータの回路図、第７図は、本発明
のFM復調回路の一実施例の回路図、第８図は、
第６図の回路の主要部の信号のタイムチヤート、
第９図は、FM復調特性図、第１０図は、MOS
容量を用いた回路図、第１１図は、本発明の一応
用例を示す回路図、第１２図は、本発明の他の実
施例のブロツク図である。 １２，１３，１４，１５，１６…インバータ、
１２ｉ，１３ｉ，１４ｉ，１５ｉ，１６ｉ…イン
ジエクタ電流、１２ａ，１３ａ，１４ａ，１５
ａ，１６ａ…トランジスタ、１７…容量、１８…
LPF。
域の説明図、第２図は従来のVTR再生回路の一
例を示すブロツク図、第３図は従来のFM復調回
路の回路図、第４図は第３図の回路の主要部の信
号のタイムチヤート、第５図は、本発明のFM復
調回路の一実施例のブロツク図、第６図はI2Lで
構成したインバータの回路図、第７図は、本発明
のFM復調回路の一実施例の回路図、第８図は、
第６図の回路の主要部の信号のタイムチヤート、
第９図は、FM復調特性図、第１０図は、MOS
容量を用いた回路図、第１１図は、本発明の一応
用例を示す回路図、第１２図は、本発明の他の実
施例のブロツク図である。 １２，１３，１４，１５，１６…インバータ、
１２ｉ，１３ｉ，１４ｉ，１５ｉ，１６ｉ…イン
ジエクタ電流、１２ａ，１３ａ，１４ａ，１５
ａ，１６ａ…トランジスタ、１７…容量、１８…
LPF。
Claims (1)
- 【特許請求の範囲】 １ 第１の信号が入力する第１のインバータと、
該第１の信号の反転信号が入力する第２のインバ
ータと、該第１のインバータ出力と第２のインバ
ータ出力間又はこれらのインバータ出力のそれぞ
れとグランド間に接続された容量と、該第１のイ
ンバータ出力が入力する第３のインバータと、該
第２のインバータ出力が入力する第４のインバー
タと、該第３のインバータと、該第４のインバー
タ出力の論理積をとる手段とを具備したことを特
徴とするFM復調回路。 ２ 前記第１〜第４のインバータをI2Lで構成し、
第３と第４のインバータのインジエクタ電流を、
前記第１と第２のインバータのインジエクタ電流
に対し独立に調整できるようにしたことを特徴と
する前記特許請求の範囲第１項記載のFM復調回
路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58066954A JPS59193609A (ja) | 1983-04-18 | 1983-04-18 | Ｆｍ復調回路 |
| US06/601,290 US4591798A (en) | 1983-04-18 | 1984-04-17 | FM signal demodulation circuit |
| EP84104334A EP0122632A3 (en) | 1983-04-18 | 1984-04-17 | Fm signal demodulation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58066954A JPS59193609A (ja) | 1983-04-18 | 1983-04-18 | Ｆｍ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59193609A JPS59193609A (ja) | 1984-11-02 |
| JPH0122765B2 true JPH0122765B2 (ja) | 1989-04-27 |
Family
ID=13330920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58066954A Granted JPS59193609A (ja) | 1983-04-18 | 1983-04-18 | Ｆｍ復調回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4591798A (ja) |
| EP (1) | EP0122632A3 (ja) |
| JP (1) | JPS59193609A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61246749A (ja) * | 1985-04-24 | 1986-11-04 | Konishiroku Photo Ind Co Ltd | ハロゲン化銀写真感光材料 |
| JPS61250643A (ja) | 1985-04-30 | 1986-11-07 | Konishiroku Photo Ind Co Ltd | ハロゲン化銀写真感光材料 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3121202A (en) * | 1961-03-07 | 1964-02-11 | Gen Precision Inc | Sine-cosine frequency tracker |
| GB1437325A (en) * | 1972-08-18 | 1976-05-26 | Rca Corp | Fm demodulator |
| JPS54158153A (en) * | 1978-06-02 | 1979-12-13 | Nec Corp | Fm demodulating circuit |
| US4471312A (en) * | 1981-06-02 | 1984-09-11 | Texas Instruments Incorporated | Integrated circuit demodulator for FSK signals |
-
1983
- 1983-04-18 JP JP58066954A patent/JPS59193609A/ja active Granted
-
1984
- 1984-04-17 EP EP84104334A patent/EP0122632A3/en not_active Withdrawn
- 1984-04-17 US US06/601,290 patent/US4591798A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4591798A (en) | 1986-05-27 |
| EP0122632A2 (en) | 1984-10-24 |
| JPS59193609A (ja) | 1984-11-02 |
| EP0122632A3 (en) | 1989-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5790336A (en) | Arrangement comprising a magnetic write head, and write amplifier with capacitive current compensation | |
| US5668676A (en) | Magnetic head write amplifier including current mirrors and switchable current sources | |
| US4342006A (en) | Amplifier circuit for supplying load with output signal current proportional to input signal voltage | |
| JPH0122765B2 (ja) | ||
| JPH03187006A (ja) | ２端子磁気ヘッド用記録再生増幅器 | |
| JPS60113513A (ja) | 信号波形等化回路 | |
| JPH01157107A (ja) | オーディオ増幅回路 | |
| JPS62193309A (ja) | リミツタ回路 | |
| JPH09106503A (ja) | 信号増幅回路 | |
| JPH0112457Y2 (ja) | ||
| JPS6362126B2 (ja) | ||
| JPH0557765B2 (ja) | ||
| JPH0359805A (ja) | デジタル磁気記録回路 | |
| JPH0767048B2 (ja) | Ｆｍ変調器 | |
| JPH0974317A (ja) | ミキサ回路 | |
| JPS6260305A (ja) | 掛算回路 | |
| JPH0589592A (ja) | レベル制御回路 | |
| JPS61184467A (ja) | 整流回路 | |
| JPS5945707A (ja) | 全帰還増幅器 | |
| JPH0983357A (ja) | Ｐｌｌ回路およびディジタル信号再生装置 | |
| JPH0325052B2 (ja) | ||
| JPH0763127B2 (ja) | 位相検波回路 | |
| JPS59140609A (ja) | 非線形強調回路 | |
| JPS61245607A (ja) | 周波数復調回路 | |
| JPH0452652B2 (ja) |