JPS62198236A - 回線誤り検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はスタッフ同期多重化伝送装置に関し、特にフレ
ーム構成上チェックビット等の余剰ビットがなく、スタ
ッフ指定パルスを監視することにより伝送路のビットエ
ラーを検出する回線誤り検出回路に関する。

（従来技術） 従来、この種のスタッフ同期多重化伝送装置で回線誤り
を検出するには、フレーム構成上余剰ビットがなくパリ
ティ−チェックあるいはＣＲＣ等のチェックビットの適
用が不可能な場合には、フレームパルスの誤りを監視す
ることにより、伝送路のビットエラーを検出していた。

（発明が解決しようとする問題点） 上述した従来のフレームパルスの誤りによるビットエラ
ー検出では、フレーム構成において１フレーム中のフレ
ームパルス数が少い場合、ビットエラー検出に要する時
間が長くなる欠点がある。

（問題点を解決するための手段） 本発明の回線誤り検出回路は、スタッフ指定パルスを監
視し、送信側で挿入したスタッフ指定パルスとは不一致
のパターンを検出する回路を具備し、この不一致パター
ンの検出により伝送路のビットエラーを検出するように
したものである。

一般にスタッフ同期による多重化伝送では、スタッフ指
定の情報は非常に重要な情報であり１回線誤りに対する
耐力をもたせるために多数決論理による冗長構成がとら
れており、フレーム構成上スタッフ指定パルスはチャネ
ル当り３ビットあるいＶｉ５ビット割り当てられ、受信
側において多数決判定によりスタッフ指定パルスを検出
してデスタッフ操作を行い、信号を分離して元の信号を
再生する。

本発明は、このフレーム構成中に冗長構成をとって３ビ
ットあるいは５ビツト転送されてくるスタッフ指定パル
スを本来のスタッフ情報の転送だけでなく、回転誤り検
出の情報源として有効に活用し、伝送路において挿入さ
れたビット誤りを検出するために、スタッフ指定パルス
を監視し、スタッフ時パターン・非スタッフ時パターン
でないパターンを検出して回線誤りを検出するものであ
る。

（実施例） 次に１本発明を図面を参照しながら実施例について説明
する。

第３図は、従来のＰＣＭ　１次群信号をＰＣＭ　２次群
信号にスタッフ同期多重する方式におけるＰＣＭ　２次
群信号のフレーム構成を示す図である。

このフレーム構成は、ＰＣＭ１次群信号が４本スタッフ
多重されている。図中ａはＧユニットであり、フレーム
中の最小単位を示し、ＩＧユニットは４ビツトで構成さ
れ、４本のＰＣＭ　１次群信号がビット多重により挿入
されている。ｂはＧフレームを示し、１２個のＧユニッ
トと１個のＧパルスから構成されており、Ｇパルスには
フレームパルスの他だ各種制御信号が含まれる。Ｃはマ
ルチフレームを示し、２４個のＧフレームかう成る。

ｄは後記ｅ〜ｇの説明のためのＧパルス列を示したもの
である。ｅｆｉＧパルスに含まれるフレームパルスを示
しており、８ビツトのフレーム同期用パルスと３ビット
のヤルチフレーム同期用パルスが含まれる。ｆはスタッ
フ指定パルスを示ｔ、、１チャネル当り３ビット割り当
てられており、　８１はチャネルｌに、Ｓ雪はチャネル
２に、Ｓｓはチャネル３に、Ｓ４はチャネル４にそれぞ
れ使用される。各チャネルにおいてスタッフ指定パルス
はスタッフ時１，１．１となり、非スタッフ時０．０．
０となる。伝送路を通して送られてきたスタッフ指定パ
ルスは受信側において多数決論理演算されてスタッフ指
定情報が取り出される。つまり３個中２個以上が「１」
であればスタッフ有りと判定し、「０」であればスタッ
フ無しと判定する。ｇＦｉＧパルスに含まれる対局警報
を示す。第３図ｆで説明した如く、スタッフ指定パルス
はチャネル当り３ビット割り当てられており、伝送路に
誤りがなければ３ビット共同じ符号となる。

第１図は本発明の実施例による回線誤り検出回路を適用
したスタッフ同期多重化装置の受信側分離部のブロック
因である。第１図において、１は伝送路からのＰＣＭ信
号の入力端子であって、該端子からＰＣＭ信号がクロッ
ク抽出回路１１．同期検出回路１２．直列並列変換回路
１４およびＧパルス検出回路１５に供給される。クロッ
ク抽出回路１１は受信ＰＣＭ信号よりクロック成分を抽
出して受信側を動作させる。同期検出回路１２は受信側
を受信ＰＣＭ信号に同期化させる。１３はパルス発生器
であって、受信側各部に必要な制御受信ＰＣＭ信号を並
列信号に変換して４本のＰＣＭ信号に分離する。２〜５
は前記直列並列変換回路１４の４本の分１１ｆ［！ＰＣ
Ｍ信号の出力端子である。

Ｇパルス検出回路１５はＧパルス検出回路でフレーム中
に含まれるＧパルス信号を取り出す。１６はスタッフパ
ルス検出回路でＧパルス列に含まれるスタッフ指定パル
スを取り出す。１７は多数決演算回路であって、冗長構
成をとって送られてくるスタッフ指定パルスを多数決判
定するものである。１８はチャネルクロック発生回路で
あり、前記多数決演算回路１７の出力によってクロック
を制御することにより、チャネルクロックｔ−発生する
。６〜９は前記チャネルクロック発生回路の出力端子で
あり、該端子を介してチャネルメモリ部に送出する。１
９は１本発明に係る回線誤り検出回路で、前記スタッフ
パルス検出回路１６の出力情報を監視し、スタッフ時・
非スタッフ時に送られた任意のパターンでないパターン
を検出する回路である。１０はこの回線誤り検出回路１
９から第２図は第１図で説明した回線誤り検出回路１９
の具体的な回路例を示したものであり、３人力の排他的
論理和ゲートで実現した例である。第１表にこの回線誤
り検出回路の論理動作を示す。

第１表 上記の論理動作例はスタッフ指定パルスに示されるよう
なスタッフ時１１１１非スタッフ時０００の場合を例に
とってあり、０００と１１１は送信側で挿入されたパタ
ーンと同じであるので１回路誤り無しと判定し、０００
と１１１以外のパターンは伝送路において誤りを受けた
パターンと判断できるので５回線誤り有りと判定する。

上述の如く本発明による回線誤り検出回路は。

スタッフ同期多重伝送において冗長構成をとって転送さ
れるスタッフ指定パルスを監視シ、スタッフ指定パルス
とは不一致のパターンを検出して回線のピットエラーを
検出するものである。

（発明の効果） 装置の保守運用において１通常ビットエラーパルスは、
規定の回線エラーレートに換算されて警報送出あるいは
表示されるが、エラーレートへの換算に要する時間はビ
ットエラーの検出源となる対象ビットが多ければ多いほ
ど短くなる。フレーム構成においてチェックビットを転
送する余剰ビットがなく、しかもエフシーム中に含まれ
るフレームビット数が少く、多重チャネル数が多い場合
、フレームパルスによりエラーレートを検出する方式で
は、検出時間が長くなるが１本発明による回線誤り検出
回路を適用すれば、スタッフ指定パルスを用いてエラー
レートを検出するので、検出の九めの時間を短縮できる
。また第３図に示すＰＣＭ２次群信号のフレーム構成の
如く１フレームに含まれるフレームパルスが１１ビツト
、スタッフ指定パルスが１２ビツトであって両者がほと
んど同一のビット数の場合でも、フレームパルスによる
検出トスタッフ指定パルスによる検出とを併用すれば、
検出に要する時間を約半分に短縮できる。

さらに本発明による回路は、排他論理和ゲートのみで実
現できるため、回路規模は非常で小くてすみ、回線誤り
検出（有効な回路と成り得る。

【図面の簡単な説明】

第１図は本発明の実施例に係る回線誤り検出回路を用い
たスタッフ同期多重化装置の受信側分離部のブロック図
、第２図は本発明による回線誤り検出回路の具体的な回
路例を示した図、第３図はＰＣＭ２次群信号のフレーム
構成例を示す図である。 １・・・受信ＰＣＭ信号入力端子、 ２〜５・・・ＰＣＭ信号出力端子、 ６〜９・・・チャネルクロック出力端子、１０・・・回
線誤り出力端子、 １１・・・クロック抽出回路、 １２・・・同期検出回路、 １３・・・パルス発生器、 １４・・・直列並列変換回路。 １５・・・Ｇパルス検出回路。 １６・・・スタッフパルス検出回路、 １７・・・多数決演算回路。 １８・・・チャネルクロック発生回路。 １９・・・回線誤り検出回路。

Claims (1)

【特許請求の範囲】
1. 多数決論理の冗長構成によりスタッフ指定情報を転送す
   るスタッフ同期多重伝送装置において、送信側で挿入し
   たスタッフ指定パルスとは一致しないパターンを検出す
   る回路を備え、スタッフ指定パルスを監視して該パルス
   に対する不一致のパターンを検出することにより伝送路
   のビット誤りを検出することを特徴とする回線誤り検出
   回路。