JPS6220072A - 画像情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はデジタル化された画像情報をデジタル信号処理
によって変形する画像情報処理装置に関するものである
。

［従来の技術］ ２次元画像の回転・平行移動・縮小拡大等のアフィン変
換は、変換前の画像座標内の点（Ｘ。

ｙ）を変換後の画像座標内の点（Ｕ、Ｖ）に移すとした
時、第１式及び第２式によって（ｘ　、　ｙ）と（Ｕ　
、　Ｖ）の関係を示すことができるものである。ここで
、α、β、γ、δ、ε、ζは変換のノくラスタである。

Ｕ＝αＸ＋βｙ＋γ　　・・・・・・第１式Ｖ＝δＸ十
εｙ＋ζ　　・・・・・・第２式従来、デジタル化され
た２次元画像に対し、このアフィン変換を行う際には、
変換後の画像に対する画素抜け（これはデジタル化した
ことにより（Ｘ　、　Ｙ）のメツシュと（Ｕ　、　Ｖ）
のメツシュが存在し、それが係るアフィン変換によって
１対１に変換されないことによる）がないように、いわ
ゆるＤＳ変換、つまり変換後の点（Ｕ、Ｖ）から逆に変
換前の点（ｘ　、　ｙ）を求め、一般的には（ｘ　、　
ｙ）は先のメツシュに合わないので周辺のメツシュ点か
ら演算により変換画素を求める方式が行われてきた。こ
の逆変換も第１式、第２式と同様の第３式、第４式で表
すことができる。ここで、π、ρ、σ、τ、φ、ωは逆
変換のパラメタであり、α、β、γ、δ、（、ζから所
定の方法で導かれる。

Ｘ＝πＵ＋ρＶ＋σ　　舎−＋＋φ第３第３二ｙ＝τＵ
＋φＶ＋ω・・・・・−第４式し発明が解決しようとす
る問題点］ 従来技術においては、係る逆変換を画素一点毎に計算し
行ってきたので、変換に時間がかかつていた。また多く
の場合、第６図に示すように逆変換により点６０（ｘ、
ｙ）を求めるためには、点６０（ｘ、ｙ）の周辺の画像
のメツシュ点６１〜６４を読み出さねばならず、これら
の読み出しに時間がかかつていた。なお図中［Ｘ］はＸ
を越えない整数を表わすガウス記号である。

さらに、変換前の画像は上記のように乱順に読み出され
るので、高価なランタムアクセスメモリが必要である等
の問題があった。

本発明は上述従来例の欠点を除去し、入力側のメモリを
少なくして容易にハードウェア化でき、かつ画像変換処
理を高速化した画像情報処理装置を提供することを目的
としたものである。

［問題点を解決するための手段］ この問題を解決する一手段として１例えば第１図に示す
実施例の画像情報処理装置は、ラインメモリとしてのラ
スタバッファ５と、第１のパラメタを格納しているパラ
メタメモリ１１と、画素データを補間する補間手段とし
てのデータ処理装置δ２と、変換手段としての画像変換
装置５０と、第２のパラメタを記憶するパラメタメモリ
２７と、記憶手段としての画像メモリ３とを備える。

［作用］ かかる第１図の構成において、入力したラスタデータ１
２をラスタバッファ５に格納し、制御装置４はラスタデ
ータに対応したパラメタをパラメタメモリ１１と１２に
セットする。このパラメタメモリ１１の内容に従ってデ
ータ処理装置２でラスタデータ１２を補間する。−万画
像メモリ３では画像変換装置５０によって変換された画
業データ３２を、パラメタメモリ２７に基づいて動作す
るアドレスカウンタ２８．２９で指示されるメモリアレ
イ２６に書込む。

「実施例」 以下添付図面に従って、本発明に係る実施例の画像情報
処理装置を詳細に説明する。

［画像情報処理装置のブロック図（第１図）］第１図は
本発明の実施例で、１は原稿を読み取る読取りセンサ、
２はデータ処理装置、３は画像メモリ、５０は画像デー
タにアフィン変換等を行なう画像変換装置、４は制御装
置で内部にＣＰＵ４−１と、制御プログラム等を内蔵し
たＲＯＭ４−２とを含み、装置全体の制御を司どる。読
み取りセンサ１によってラスタスキャンされサンプルさ
れデジタル化された画像データは、ｌ主走査づつデータ
処理装置２に送られる。

データ処理装置２では画像データは少なくとも２主走査
以上八ツファリングされ、制御装置４により書き込まれ
たパラメタメモリ１１に従って、先の２つの主走査で挟
まれた領域がアフィン変換された後覆うことになる変換
後の画像の画素の総てを処理する。データ処理装置２に
よって処理された画素データ２１は、画像変換装置５０
によって変換される。変換画素データ３２は、制御装置
４により書き込まれたパラメタメモリ２７に従って画像
メモリ３に書き込まれる。なおパラメタメモリ１１、パ
ラメタメモリ２７は１主走査毎に制御装置４により書き
込まれる。

以下、データ処理装置２を中心に詳しく説明していく。

［データ処理装置の説明（第２図）（第３図）コ第２図
は本実施例のデータ処理装置２の詳細図である。

５は複数の主走査データを蓄えるラスタバッファ、６〜
９は変換前画素をラッチするラッチ回路、１０は補間回
路、１１はパラメタメモリである。

第３図は変換前の画像のメツシュと変換後の画像のメツ
シュの関係を示したものである。本図において、実線で
書かれた格子点Ｘ１・・・ｘ６が変換前の画像のメツシ
ュ、破線で書かれている格子点がｕｌ・・・ＵＳが変換
後の画像のメツシュである。

第３図において、各格子点は画素の中心を表している。

以下、第２図、第３図に従って説明していく。

読取りセンサ１によってデジタル化された画像のラスタ
データ１２は、ラスタバッファ５に蓄えられる。ラスタ
バッファ５により蓄えられ読み出し可能となった２本の
ラスタデータ、即ち第１の主走査データ１５及び第２の
主走査データは。

データラッチ８及び６にラッチされ、次のサイクルによ
り更にデータラッチ７及び９にラッチされる。この時デ
ータラッチ６．７，８．９にラッチされているデータに
ついて具体的に述べる。

第３図において、第１の主走査はＸ１〜ｘ２〜Ｘ５．第
２の主走査はＸ３〜Ｘ４〜ｘ６である。

第２の主走査は第１の主走査より時間的に後に走査され
たものであり、また、Ｘ２はＸｌより時間的に後に転送
されてきた画素である。今、データラッチ６には画素Ｘ
４のデータ、データラッチ７には画素ｘ３のデータが格
納されている。以下同じくデータラッチ８にはｘ２．デ
ータラッチ９にはｘｌが格納されている。

これらラッチされたデータ１７．１８，１９゜２０は補
間回路１０に入力される。一方、パラメータメモリ１１
から、変換後画像の格子点ｕ３（第３図）と変換前画像
の格子点Ｘ１＋ｘ２＋Ｘ３．Ｘ４との位置的関係から制
御装置２によって決定された重み等のパラメタ２４が補
間回路１０に入力される。

補間回路１０で画像データ１７．１８，１９゜２０及び
パラメタ２４から格子点ｕ３に対応する画像データ２１
が演算され、画像メモリ３に出力される。補間回路１０
による補間方法は、ｕ３とＸｌ　、Ｘ２　、Ｘ３　、Ｘ
４との距離の逆数を重みとした対応する画素データの相
加平均等が採用でき、このとき重みをパラメタ２４とす
ることができる。例えば補間回路１０においては、変換
後の座標ｕ３から変換前の各座標Ｘ＋　　ｌＸ２　　、
Ｘ３　１Ｘ４までの圧路を夫々Ｉ＋　　、１７　．１３
　．１４　とし、座標位置での画素濃度を便宜上記号［
］で示すとすると、相加平均された画素濃度は［ｕ　３
１＝ （［ｘ＋　］・Ｐ（１＋　）＋ｈｒ２］・Ｐ（１２）＋
［ｘａｌ・Ｐ（ｈ）十［ｘ４１・Ｐ（１４）１ ＝（Ｐヒ［ｘ＋］＋Ｐ２・［ｘ２］＋Ｐ３・［ｘ３１＋
Ｐａ・［ｘａｌ　ｌここでＰ（）は重みの関数で、２１
〜Ｐ４は実際にメモリ１１から出力されるパラメタであ
る。

次のサイクルによりデータラッチ６，７，８゜９にラッ
チされるデータは各々第３図におけるＸ６　、Ｘ４　、
Ｘ５　、Ｘ２となり、パラメタメモリ１１から出力され
るパラメタ２４も適当なものに更新され、格子点ｕ２に
対応する画像データが出力される。

以下、同様に第１の主走査と第２の主走査の間に含まれ
る変換後画像の格子点について画像データを演算し、画
像メモリ３へ出力する。第１、第２の主走査についての
演算が全て終了し、かつ第３の主走査、これは第３図に
おいて点Ｘ７を含むものであるが、このデータが読み出
し可能となった時、パラメタメモリ１１の内容も更新さ
れ、以りの説明と同様の処理シーケンスが第２の主走査
、第３の主走査について行われ、これは最後の１走査ま
で行われる。

この時間順になるのは、パラメタメモリ１１の内容であ
るが、第２図における制御装置４において、前述した第
１式、第２式により計算した、Ｘｌ　・Ｘ２．Ｘ３．Ｘ
４の変換後の画像の座標位置（Ｕ、Ｖ）から夏山する。

実際の演算は浮動少数点演算を使う必要はなく、固定少
数点演算で十分であり、更には主走査方向に隣の格子点
に移る計算となるので、加算・減算又はテーブル参照の
みで１−分であり、高速なものである。また、このパラ
メタはある周期を持っているので、パターン化して更に
高速な処理も可能である。

次に、第１図における画像メモリ３を中心に説明する。

し画像メモリの説明　　（第４図）（第５図）〕第４図
は本発明による実施例の画像メモリ部の詳細図である。

第４図において、２５はデータ処理装置からのデータを
一時保存するバッファメモリ、２６はメモリアレイ、２
７は制御装置４により作成されたパラメタを１主走査分
保持するパラメタメモリ、２８は主走査アドレスカウン
タで主走査方向のアドレスを生成する。２９は副走査方
向の副走査アドレスカウンタ、３０．３１は各々メモリ
アドレスカウンタ２８．２９に始値をセットするための
始値アドレスレジスタである。

以下、第４図に従って動作を説明する。前述した画像変
換装置５０により、ある主走査の始まりに対応する変換
後画票データ３２が出力され、バックアメモリ２５にへ
ソファされる。この画素がバッファメモリ２５からメモ
リアレイ２６へ転送されるタイミングで５．主走査アド
レスカウンタ２８、副走査アドレスカウンタ２９は始値
アドレスレジスタ３０．３１から始値３９．４０を取り
込み、パラメタメモリ２７よりの指示に従って、メモリ
アレイ２６の、アドレスデータ３７．３８に対応したア
ドレス位置に画素データ３３を書き込む。

次の画素データ３３がバックアメモリ２５からメモリア
レイ２６へ転送されるタイミングで主走査アドレスカウ
ンタ２８、副走査アドレスカウンタ２９は制御パラメタ
メモリ２７から制御パラメタ３５，３６を受は取り、カ
ウンタを増加または減少またはいずれも行わないという
操作を受け、正しいメモリ位置アドレスを生成し、画素
データ３３をメモリアレイ２６に書き込む。

この動きを第５図を用いて説明する。第５図において、
実線で示された格子が変換前の画素位置を表す格子であ
り、破線で書かれた格子が変換後画素の格子である。今
、矢印で示された領域について処理が前述したデータ処
理装置２により算出され、転送されてバッファメモリ２
５に蓄えられているとする。変換前の主操作の始まりに
対応するのは第５図の■１であるとすると、始値アドレ
スレジスタ３０．３１にはｖｌのアドレスの主走査成分
ｈ１．副走査成分１５が制御装置により格納されている
。それは信号！！４２．４３を通って行われる。

ｖｌがメモリアレイ２６に書き込まれ、Ｖ２が書き込ま
れる時には、制御パラメタメモリ２７から主走査アドレ
スカウンタ２８には１増加することを指示する信号３５
が、副走査アドレスカウンタ２９には増減を行わないこ
とを指示する信号３６が出力され、カウンタ２８は増加
し、カウンタ２９はそのままの値をメモリアレイ２６の
アドレス３７．３８として送出する。その結果、第５図
の■２がアクセスされることになる。

以下、Ｖ３．Ｖ４．Ｖ５・・・と主走査会副走査に対す
る増加減少のパラメタを順次出すことによって、正しい
書き込み位置を知ることができる。このパラメタメモリ
２７の内容は制御装置４において、第１式、第２式に基
づき作成され、パラメタメモリ２７に格納される。

この際の計算も前述した計算と同様、固定少数点演算で
実現可能で、更に乗算も必要ない。また、このパラメタ
の場合も周期性をもっているので、パターンを記憶して
おいて一括した処理ができる。また、始値アドレスレジ
スタ３０．３１に格納されるパラメタも制御装置により
演算されるものである。

［；ｒｊ制御装置の動作フローチャートの説明（第１図
）（第７図）］ 第７図は制御装置の動作フローチャートを示したもので
、まずステップＳ１で入力あるいは前もって設定されて
いるパラメタ情報あるいは変換情報等によりパラメタを
求め、ステップＳ２でパラメタメモリ１１にセットする
。同様にステップＳ３でパラメタメモリ２７にもパラメ
タをセットする。ステップＳ４では画像変換情報を画像
変換装置に与える。続いてステップＳ−５で１主走査方
向のデータ入力が終了するかを調べ、終了するとステッ
プＳ６で最終ラインの読み出しかをみて、最終ラインで
なければ再ひステップＳ１に戻り、パラメタの再セット
を行う。この動作は第１、第２の主走査というように順
次最終ラインが読み出されるまで繰り返される。

以上説明した手順で画像がメモリアレイ２６へ変形され
た後格納される。このメモリアレイ２６内の画像は図示
しない出力装置等へ転送３４を行い、ハードコピー等を
行うことに用いられる。

（１）前述実施例に於いては、入力装置として読み取り
センサを用いていたが、これは磁気ディスク・光磁気デ
ィスク等の記録装着、またはネットワーク通信装置等で
もよい。

（２〕デ一タ処理部を複数個並列に使用したり。

制御装置を複数個並列に使用して、パラメタメモリ１１
，２７の内容を計算する制御装置を分離することにより
、目的とする処理速度を向上させることが可能である。

（３）メモリアレイ２６への書込の際にも、パラメタメ
モリ２７と始Ｗアドレス３０．３１を活用してメモリア
レイ２６上に目的とする変形画像をビットイメージで作
らす、メモリアレイ２６がら出力装置への出方時に出方
されるデータが目的の変形画像となるように構成して処
理を分散化し、見かけ上の処理速度を向上させる。

「発明の効果」 以上述べた如く本発明によれば、久方側にランタムアク
セスメモリを持つことなく、ラスタデータを変形処理す
ることが可能となり、また回路が加減算等のみで構成で
きるので、高速化が可能となるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の画像情報処理装置の構成の
概略図。 第２図はデータ処理装置のブロック図。 第３図は補間のための局所的な変換前後の座標メツシュ
の関係図、 第４図は画像メモリ装置のブロック図、第５図はアドレ
ス変換のための大域的な変換前後の座標メツシュの関係
図、 第６図は変換前の画像座標メツシュと変換後の画像座標
メツシュの関係を示した図、 第７図は制御装置のパラメタセットのフローチャートで
ある。 図中、２・・・データ処理装着、３・・・画像メモリ、
４・・・制御装置、５・・・ラスタ八ツノア、６〜９１
４．ラッチ回路、１０・・・補間回路、１１．２７・・
・パラメタメモリ、２６・・・メモリアレイ、２８・・
・主走査アドレスカウンタ、２９・・・副走査アドレス
カウンタ、３０．３１・・・始値アドレスレジスタ、５
ｏ・・・画像変換回路である。 特許出願人　　　　キャノン株式会社 、ｆ：’、、Ｌ 代理人　弁理士　　　　　大　塚　康　徳　・、・°、
二一 第　１図 第２図

Claims (2)

【特許請求の範囲】
1. （１）少なくとも２ライン分のラスタデータを記憶する
   ラインメモリと、該ラインメモリの対応する画素データ
   を第１のパラメタに従って補間する補間手段と、該補間
   手段によって補間された画素データを変換する変換手段
   と、該変換手段によって変換された画素データを第２の
   パラメタに従って記憶する記憶手段とを備えたことを特
   徴とする画像情報処理装置。
2. （２）第１のパラメタは変換手段により変換された画素
   データの補間情報を与え、第２のパラメタは前記変換さ
   れた画素データの格納アドレスを指示することを特徴と
   する特許請求の範囲第１項記載の画像情報処理装置。