JPS62200745A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS62200745A JPS62200745A JP61041915A JP4191586A JPS62200745A JP S62200745 A JPS62200745 A JP S62200745A JP 61041915 A JP61041915 A JP 61041915A JP 4191586 A JP4191586 A JP 4191586A JP S62200745 A JPS62200745 A JP S62200745A
- Authority
- JP
- Japan
- Prior art keywords
- output
- buffers
- signals
- delay
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
；発明の技術分野］
この発明は、集積回路の改良に関するものである。
［発明の技術的背景］
一般に、ＣＨＯＳゲートアレイ等の集積回路では、出力
信号が定常状態となっているときには、はとんど電流が
流れないが、出力信号が遷移するときには比較的大きな
スイッチング電流が流れる。特に、集積回路内の出力バ
ッファは、その出力信号に遷移が生じるとき、電流変化
が大である。
信号が定常状態となっているときには、はとんど電流が
流れないが、出力信号が遷移するときには比較的大きな
スイッチング電流が流れる。特に、集積回路内の出力バ
ッファは、その出力信号に遷移が生じるとき、電流変化
が大である。
ところで、集積回路の内部回路に、第３図の如き３ステ
ートバツフ１１１〜１４が内蔵され、制御信号２により
、３ステートバツフア１１〜１４の出力制御が行われる
ように構成されている場合がある。このような内部回路
３を含む集積回路４の要部ブロック図を、第４図に示す
。内部回路３の出力信号が出力バッファ５１〜５４を介
して外部へ送出される。このような集積回路４において
は、図に点線で示す如く、内部回路３とグランドとの間
に浮遊リアクタンスＬが存在し、また、出力端子６１〜
６４とグランドとの間に浮遊容量Ｃが存在する。このた
め、出力バッフ１５１〜５４の出力信号が遷移するとき
には、上記浮遊容量Ｃを充放電する電流による電源系ノ
イズが発生する。
ートバツフ１１１〜１４が内蔵され、制御信号２により
、３ステートバツフア１１〜１４の出力制御が行われる
ように構成されている場合がある。このような内部回路
３を含む集積回路４の要部ブロック図を、第４図に示す
。内部回路３の出力信号が出力バッファ５１〜５４を介
して外部へ送出される。このような集積回路４において
は、図に点線で示す如く、内部回路３とグランドとの間
に浮遊リアクタンスＬが存在し、また、出力端子６１〜
６４とグランドとの間に浮遊容量Ｃが存在する。このた
め、出力バッフ１５１〜５４の出力信号が遷移するとき
には、上記浮遊容量Ｃを充放電する電流による電源系ノ
イズが発生する。
この電源系ノイズは、遷移時間の幅が小ざい程、また、
遷移に係る曳カバッフ１の数が多い程、大きくなる。
遷移に係る曳カバッフ１の数が多い程、大きくなる。
［背景技術の問題点］
第４図に示された集積回路４では、制御信号２により３
ステートバツフア１１〜１４の出力制御が行われるとき
、出力バッファ５１〜５４の出力信号８１〜Ｓ４は、第
５図に示すように同時に変化する。このため、光生する
電源系ノイズが増大し、出力信号８１〜Ｓ４に上記ノイ
ズか重畳して入力レベルマージンを低下させ、集積回路
４に接続される回路の誤動作を招くという欠点があった
。
ステートバツフア１１〜１４の出力制御が行われるとき
、出力バッファ５１〜５４の出力信号８１〜Ｓ４は、第
５図に示すように同時に変化する。このため、光生する
電源系ノイズが増大し、出力信号８１〜Ｓ４に上記ノイ
ズか重畳して入力レベルマージンを低下させ、集積回路
４に接続される回路の誤動作を招くという欠点があった
。
かかる欠点は、素子が高速となる程顕著になり、是非と
も解決することが望まれるものである。
も解決することが望まれるものである。
［発明の目的］
本発明は、このような要望に基づいてなされたもので、
その目的は、複数の出カバソファの出力信号が同時に遷
移する場合に、電源系ノイズが増大することなく、入力
レベルマージンが低下することのない集積回路を提供す
ることである。
その目的は、複数の出カバソファの出力信号が同時に遷
移する場合に、電源系ノイズが増大することなく、入力
レベルマージンが低下することのない集積回路を提供す
ることである。
［発明の概要］
そこで、本発明では、出力信号が同時遷移させられる複
数の出力バッファを具備した集積回路の上記複数の出カ
バソファの前段に、上記複数の出力バッファの出力信号
が出力されるタイミングを異ならせる遅延素子を介挿し
て集積回路を構成し、上記目的を達成したものである。
数の出力バッファを具備した集積回路の上記複数の出カ
バソファの前段に、上記複数の出力バッファの出力信号
が出力されるタイミングを異ならせる遅延素子を介挿し
て集積回路を構成し、上記目的を達成したものである。
［発明の実施例］
第１図に本発明の一実施例のブロック図を示す。
同図において、１０１はＣＩ（Ｏ３の集積回路を示す。
この集積回路１０１には、内部回路１０２が具＠され、
この内部回路１０２の一例としては、第３図に示した３
ステートバツフア１１〜１４がおる。内部回路１０２の
出力信号は、出力バッファ１０３１〜１０３４に送出さ
れるが、出力バッファ１０３２〜１０３４の前段に遅延
素子１０４１〜１０４６が設けられている。遅延素子１
０４１〜１０４６の遅延時間τは、本実施例では、説明
上全て同一とするが、特に同一と限定される必要はない
。遅延素子１０４１〜１０４６は、ゲート回路で構成さ
れ遅延素子１０４１〜１０４６へ入力する前の信号と、
遅延素子１０４１〜１０４６から出力した後の信号とは
、その論理レベルが同一となる。また遅延素子１０４１
〜１０４６が接続されていない出力バッファ１０３１の
出力信号の遷移時から、３個の遅延素子１０４４〜１０
４６が接続されている出力バッファ１０３４の出力信号
の遷移時速の遅延時間３τは、これら出力バッファ１０
３１〜１０３４の出力信号を用いる回路が、出力信号を
用いて動作するための障害とならぬ時間とする。出力バ
ッファ１０３１〜１０３４の出力信号８１〜＄４は出力
端子１０５１〜１０５４を介して外部へ送出される。
この内部回路１０２の一例としては、第３図に示した３
ステートバツフア１１〜１４がおる。内部回路１０２の
出力信号は、出力バッファ１０３１〜１０３４に送出さ
れるが、出力バッファ１０３２〜１０３４の前段に遅延
素子１０４１〜１０４６が設けられている。遅延素子１
０４１〜１０４６の遅延時間τは、本実施例では、説明
上全て同一とするが、特に同一と限定される必要はない
。遅延素子１０４１〜１０４６は、ゲート回路で構成さ
れ遅延素子１０４１〜１０４６へ入力する前の信号と、
遅延素子１０４１〜１０４６から出力した後の信号とは
、その論理レベルが同一となる。また遅延素子１０４１
〜１０４６が接続されていない出力バッファ１０３１の
出力信号の遷移時から、３個の遅延素子１０４４〜１０
４６が接続されている出力バッファ１０３４の出力信号
の遷移時速の遅延時間３τは、これら出力バッファ１０
３１〜１０３４の出力信号を用いる回路が、出力信号を
用いて動作するための障害とならぬ時間とする。出力バ
ッファ１０３１〜１０３４の出力信号８１〜＄４は出力
端子１０５１〜１０５４を介して外部へ送出される。
さて、内部回路１０２内が第３図に示した如くであると
すると、制御信号２により３ステートバツフア１１〜１
４が制御を受けその出力信号が同時に遷移したとき、３
ステートバツフア１１〜１４から出力された信号は、夫
々、遅延時間無しで出力バッファ１０３．へ到来し、遅
延素子１０４１により時間τだけ遅延して出力バッファ
１０３２へ到来し、遅延素子１０４２． １０４３によ
り時間２τの遅延をもって出力バッファ１０３３へ到来
し、遅延素子１０４４〜１０４６により時間３τの遅延
をもって出力バッファ１０３４へ到来する。これにより
、出力バッファ１０３１〜１０３４の出力信号８１〜Ｓ
４は第２図に示される如く時間τずつ遅延して遷移する
ことになる。この結果、出力バッファ１０３１〜１０３
４による電源系ノイズは、１個の出力バッファが遷移し
たときに相当する大きざとなり、この電源系ノイズの大
きざは従来の１／４となる。
すると、制御信号２により３ステートバツフア１１〜１
４が制御を受けその出力信号が同時に遷移したとき、３
ステートバツフア１１〜１４から出力された信号は、夫
々、遅延時間無しで出力バッファ１０３．へ到来し、遅
延素子１０４１により時間τだけ遅延して出力バッファ
１０３２へ到来し、遅延素子１０４２． １０４３によ
り時間２τの遅延をもって出力バッファ１０３３へ到来
し、遅延素子１０４４〜１０４６により時間３τの遅延
をもって出力バッファ１０３４へ到来する。これにより
、出力バッファ１０３１〜１０３４の出力信号８１〜Ｓ
４は第２図に示される如く時間τずつ遅延して遷移する
ことになる。この結果、出力バッファ１０３１〜１０３
４による電源系ノイズは、１個の出力バッファが遷移し
たときに相当する大きざとなり、この電源系ノイズの大
きざは従来の１／４となる。
このため、この電源系ノイズによる出力信号８１〜Ｓ４
の変動は、小さくなり、これにより入力レベルマージン
は従来と比較して高くなる。
の変動は、小さくなり、これにより入力レベルマージン
は従来と比較して高くなる。
尚、実施例では、介挿する遅延素子の数を変えたが、遅
延時間が異なれば良いため、遅延時間の異なる遅延素子
を使用しても良い。また、出力信号が同時に遷移させら
れる出力バッファの数は特に本実施例の出力バッファの
数に限定されない。
延時間が異なれば良いため、遅延時間の異なる遅延素子
を使用しても良い。また、出力信号が同時に遷移させら
れる出力バッファの数は特に本実施例の出力バッファの
数に限定されない。
［発明の効果］
以上説明したように、本発明によれば、出力信号は各出
力バツフ？毎に遷移するので、電源系ノイズが増大する
ことなく、入力レベルマージンが低下することもない。
力バツフ？毎に遷移するので、電源系ノイズが増大する
ことなく、入力レベルマージンが低下することもない。
第１図は本発明の一実施例のブロック図、第２図は第１
図の一実施例による出力信号の遷移のりイミングチヤー
ド、第３図は集積回路の内部回路の要部のブロック図、
第４図は従来の集積回路を示すブロック図、第５図は第
４図の集積回路による出力信号の遷移のタイミングチャ
ートである。 １０１・・・集積回路 １０２・・・内部回
路１０３ 〜１０３４・・・出力バッファ１０４１〜１
０４６・・・遅延素子 １０５１〜１０５４・・・出力端子 ８１〜Ｓ４・・・出力信号 代理人 弁理士 則 近 憲 右 同 山王 − １０１等惟口隆 第１図 第２図
図の一実施例による出力信号の遷移のりイミングチヤー
ド、第３図は集積回路の内部回路の要部のブロック図、
第４図は従来の集積回路を示すブロック図、第５図は第
４図の集積回路による出力信号の遷移のタイミングチャ
ートである。 １０１・・・集積回路 １０２・・・内部回
路１０３ 〜１０３４・・・出力バッファ１０４１〜１
０４６・・・遅延素子 １０５１〜１０５４・・・出力端子 ８１〜Ｓ４・・・出力信号 代理人 弁理士 則 近 憲 右 同 山王 − １０１等惟口隆 第１図 第２図
Claims (1)
- 出力信号が同時遷移させられる複数の出力バッファを具
備した集積回路において、前記複数の出力バッファの前
段に、前記複数の出力バッファの出力信号の出力される
タイミングが各々異なるように遅延素子が介挿されてい
ることを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61041915A JPS62200745A (ja) | 1986-02-28 | 1986-02-28 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61041915A JPS62200745A (ja) | 1986-02-28 | 1986-02-28 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62200745A true JPS62200745A (ja) | 1987-09-04 |
Family
ID=12621550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61041915A Pending JPS62200745A (ja) | 1986-02-28 | 1986-02-28 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62200745A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140578A (ja) * | 1992-10-29 | 1994-05-20 | Mitsubishi Electric Corp | 半導体集積装置 |
-
1986
- 1986-02-28 JP JP61041915A patent/JPS62200745A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140578A (ja) * | 1992-10-29 | 1994-05-20 | Mitsubishi Electric Corp | 半導体集積装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5999030A (en) | Flip-flop circuit | |
| US7514962B2 (en) | Configurable I2C interface | |
| US4963767A (en) | Two-level ECL multiplexer without emitter dotting | |
| US20150194964A1 (en) | Controllable storage elements for an ic | |
| US5191234A (en) | Pulse signal generator and cascode differential amplifier | |
| JP2632731B2 (ja) | 集積回路装置 | |
| US5159278A (en) | State machine architecture providing increased resolution of output timing | |
| KR100342896B1 (ko) | 동기 지연 회로 | |
| JPS62200745A (ja) | 集積回路 | |
| US5243240A (en) | Pulse signal generator having delay stages and feedback path to control delay time | |
| US6005430A (en) | Clock skew circuit | |
| JPS61125222A (ja) | 出力バツフア | |
| US5377158A (en) | Memory circuit having a plurality of input signals | |
| JP4201833B2 (ja) | 非同期動作副回路の動作のタイミングを調節する回路 | |
| US7924060B2 (en) | Output circuit of semiconductor device | |
| US7626435B2 (en) | High resolution delay line architecture | |
| JPH05257565A (ja) | データ処理回路配置 | |
| JPH04369920A (ja) | 入力選択機能付きラッチ回路 | |
| JP2586712B2 (ja) | 非同期信号選択回路 | |
| JPS63279614A (ja) | 論理集積回路 | |
| JPH0783246B2 (ja) | Ｃｍｏｓ疑似オープンドレイン回路 | |
| JP3468505B2 (ja) | 半導体装置の入出力回路 | |
| JPH0666896A (ja) | 論理集積回路 | |
| US5675774A (en) | Circuit element on a single ended interconnection for generating a logical output finish/clock signal when detecting a state change to logical "1 or 0". | |
| JP2000307395A (ja) | 同期回路システム |