JPS62201093U - - Google Patents
Info
- Publication number
- JPS62201093U JPS62201093U JP8973187U JP8973187U JPS62201093U JP S62201093 U JPS62201093 U JP S62201093U JP 8973187 U JP8973187 U JP 8973187U JP 8973187 U JP8973187 U JP 8973187U JP S62201093 U JPS62201093 U JP S62201093U
- Authority
- JP
- Japan
- Prior art keywords
- display
- control circuit
- output
- decoder
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Electric Clocks (AREA)
- Calculators And Similar Devices (AREA)
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
第１図は本考案によるＬＳＩの概要を示すブロ
ツク図、第２図ａ，ｂは同ＬＳＩ内に含まれた計
時信号発生回路を示す図、第３図は本考案による
表示体制御回路を示す図である。 ４，６：マルチプレクサ、５：セグメントデコ
ーダ、７：表示用バツフア、８：表示用メモリ、
ＢＰ３，ＢＰ４：コントロールレジスタの設定値
、ｆＨ１，ｆＨ２，ｆＨ３，ｆＨ４：１１００秒
カウンタ出力、ｆＤ１，ｆＤ２，ｆＤ３，ｆＤ４
：１０進カウンタ出力。
ツク図、第２図ａ，ｂは同ＬＳＩ内に含まれた計
時信号発生回路を示す図、第３図は本考案による
表示体制御回路を示す図である。 ４，６：マルチプレクサ、５：セグメントデコ
ーダ、７：表示用バツフア、８：表示用メモリ、
ＢＰ３，ＢＰ４：コントロールレジスタの設定値
、ｆＨ１，ｆＨ２，ｆＨ３，ｆＨ４：１１００秒
カウンタ出力、ｆＤ１，ｆＤ２，ｆＤ３，ｆＤ４
：１０進カウンタ出力。
Claims (1)
- 【実用新案登録請求の範囲】 計時情報及び計時情報以外の情報を同一表示体
を用いて表示するための表示体制御回路において
、 表示データを収納するメモリと、 発振回路のクロツクを分周して計時信号を発生
する計時信号発生回路と、 該計時信号発生回路から出力された１／１００
秒信号及び１秒信号が入力され、両入力信号のい
ずれか一方を選択して出力する第１制御回路と、 該第１制御回路の出力を表示体駆動信号に変換
するデコーダと、 上記メモリに収納された表示データの内、上記
１／１００秒桁及び１秒桁に相当するメモリ内容
及び上記デコーダの出力が夫々入力され、メモリ
内容又はデコーダ出力のいずれかを選択して出力
する第２制御回路と、 上記第１及び第２制御回路の夫々の選択動作を
設定するための信号を収納するレジスタと、 上記メモリ及び第２制御回路に接続されて表示
体に供給する駆動信号を収納するバツフアとを備
えてなる表示体制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8973187U JPS62201093U (ja) | 1987-06-10 | 1987-06-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8973187U JPS62201093U (ja) | 1987-06-10 | 1987-06-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62201093U true JPS62201093U (ja) | 1987-12-22 |
Family
ID=30948974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8973187U Pending JPS62201093U (ja) | 1987-06-10 | 1987-06-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62201093U (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4850647A (ja) * | 1971-10-18 | 1973-07-17 | ||
| JPS4934641B1 (ja) * | 1970-08-24 | 1974-09-17 | ||
| JPS5318051A (en) * | 1976-08-03 | 1978-02-18 | Hiroshi Yoneda | Defrosting method and apparatus |
-
1987
- 1987-06-10 JP JP8973187U patent/JPS62201093U/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4934641B1 (ja) * | 1970-08-24 | 1974-09-17 | ||
| JPS4850647A (ja) * | 1971-10-18 | 1973-07-17 | ||
| JPS5318051A (en) * | 1976-08-03 | 1978-02-18 | Hiroshi Yoneda | Defrosting method and apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06274134A (ja) | 液晶表示ドライバー内蔵ワンチップマイクロコンピュータ | |
| JPS58181346A (ja) | デ−タ多重化回路 | |
| JPS598234Y2 (ja) | 計算機付時計 | |
| JPS5849283U (ja) | 複合型電子時計 | |
| JPS6173193U (ja) | ||
| JPS61160556U (ja) | ||
| JPS6122312Y2 (ja) | ||
| JPS63749B2 (ja) | ||
| JPS63113300U (ja) | ||
| JPS6252948U (ja) | ||
| JPH03106600U (ja) | ||
| JPS61195495U (ja) | ||
| JPS6439536U (ja) | ||
| JPS6395333U (ja) | ||
| JPS646589U (ja) | ||
| JPS58103394U (ja) | アラ−ム付電子時計 | |
| JPS6082343U (ja) | メモリアドレス発生回路 | |
| JPS63109195U (ja) | ||
| JPS636385U (ja) | ||
| JPS6387924U (ja) | ||
| JPH01151500U (ja) | ||
| JPS6072400A (ja) | 発音体駆動装置 | |
| JPH06208504A (ja) | メモリコントローラ，メモリ読み出し方法及びメモリ書き込み方法 | |
| JPS6376955U (ja) | ||
| JPH0320558U (ja) |