JPS6220412A - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JPS6220412A JPS6220412A JP60159809A JP15980985A JPS6220412A JP S6220412 A JPS6220412 A JP S6220412A JP 60159809 A JP60159809 A JP 60159809A JP 15980985 A JP15980985 A JP 15980985A JP S6220412 A JPS6220412 A JP S6220412A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- charging
- voltage
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
制御電圧によるコンデンサ充電電流制御にて発振周波数
を変化する電圧制御発振器において。
を変化する電圧制御発振器において。
充放電コンデンサを２個設け、該両コンデンサの充放電
を交互に行うスイッチング素子を各コンデンサに設け、
且つ充電中のコンデンサの充電電圧を１個の基準閾値と
比較して該基準閾値を越えるとき他方のコンデンサに充
電を切換えることにより発振電流を得るようにしたもの
で。
を交互に行うスイッチング素子を各コンデンサに設け、
且つ充電中のコンデンサの充電電圧を１個の基準閾値と
比較して該基準閾値を越えるとき他方のコンデンサに充
電を切換えることにより発振電流を得るようにしたもの
で。
基準電圧回路を１個として１回路構成を簡単にしたもの
である。
である。
本発明は電圧制御発振器の改良に関する。
コンデンサの充放電にて発振周波数の決定される発振器
においては従来コンデンサの充放電の状態を監視し、コ
ンデンサ端子電圧が充電状態の閾値及び放電状態の閾値
に達した時に、コンデンサの充放電スイッチング素子を
反転させ、充放電を繰り返すように構成している。
においては従来コンデンサの充放電の状態を監視し、コ
ンデンサ端子電圧が充電状態の閾値及び放電状態の閾値
に達した時に、コンデンサの充放電スイッチング素子を
反転させ、充放電を繰り返すように構成している。
この場合１発振器の周波数を安定にするために充放電の
閾値を定めるのに必要な基準電圧回路の構成が簡単であ
ることが望ましい。
閾値を定めるのに必要な基準電圧回路の構成が簡単であ
ることが望ましい。
コンデンサの充放電時間を周波数制御に用いる従来の電
圧制御発振器は、１個の充放電コンデンサ、充電及び放
電各１個のスイッチング素子並びに充放電切り換えの閾
値を定める２個の基準電圧を用いている。
圧制御発振器は、１個の充放電コンデンサ、充電及び放
電各１個のスイッチング素子並びに充放電切り換えの閾
値を定める２個の基準電圧を用いている。
第３図及び第４図はこの様な従来の回路構成図と動作波
形図を示す。
形図を示す。
図において、 ＦＥＴＩに流れる電流Ｉは入力電圧Ｖｉ
ｎに比例し、ＦＥＴ２に流れる電流はカレントミラー回
路により■である。
ｎに比例し、ＦＥＴ２に流れる電流はカレントミラー回
路により■である。
ＦＥＴ ３． ４はスイッチング素子として動作し。
３がオンのとき４はオフとなり、コンデンサ５を充電さ
せる。充電の場合はコンデンサ５の端子電圧■は第４図
（ｉ）に示す様に上昇する。
せる。充電の場合はコンデンサ５の端子電圧■は第４図
（ｉ）に示す様に上昇する。
０点の電圧が基準電圧ＶＲＩＩの閾値を越えると比較器
６の出力がローレベルからハイレベルに変化し、セント
リセットフリップフロップ８のＱ出力がＬからＨに変化
する（第４図ｉｉ）。
６の出力がローレベルからハイレベルに変化し、セント
リセットフリップフロップ８のＱ出力がＬからＨに変化
する（第４図ｉｉ）。
フリップフロップ８のＱ端子のレベル変化により、 Ｆ
ＥＴ ３はオフ、 ＦＥＴ ４はオンと逆転し、コンデ
ンサ５は放電し、端子電田刀は急速に減少し。
ＥＴ ３はオフ、 ＦＥＴ ４はオンと逆転し、コンデ
ンサ５は放電し、端子電田刀は急速に減少し。
基準値ＶＲＬの閾値よりも下がると、比較器７の出力が
ローレベルからハイレベルになり、フリップフロップ８
はリセットされ、Ｑ出力はＨレベルからＬレベルとなる
。
ローレベルからハイレベルになり、フリップフロップ８
はリセットされ、Ｑ出力はＨレベルからＬレベルとなる
。
再びＦＥＴ ３はオン、 ＦＥＴ ４はオフになり、コ
ンデンサ５が充電を開始し、端子型出りが再び上昇し始
める。この繰り返しにより出力端子ＯＵＴから発振周波
電流が得られる。
ンデンサ５が充電を開始し、端子型出りが再び上昇し始
める。この繰り返しにより出力端子ＯＵＴから発振周波
電流が得られる。
充電電流■は入力電圧Ｖｉｎの増加によって増加し、コ
ンデンサ５の充電速度が急速になり発振周波数が高くな
る。
ンデンサ５の充電速度が急速になり発振周波数が高くな
る。
第４図（ｉ）はコンデンサの端子電圧■の波形を示し、
（ｉｉ）はフリップフロップ８の０点の電圧波形で
、この点ではインパルス状であり、これを遅延フリップ
フロップ回路９に供給して１周波数を２分周して（ｉｉ
ｉ ）に示す様なデユーティ比５０％の波形■とする。
（ｉｉ）はフリップフロップ８の０点の電圧波形で
、この点ではインパルス状であり、これを遅延フリップ
フロップ回路９に供給して１周波数を２分周して（ｉｉ
ｉ ）に示す様なデユーティ比５０％の波形■とする。
上記の様に従来は充放電の基準電圧として２個の閾値Ｖ
ＲＨとＶＲＬが必要であった。板金入力電圧Ｖｉｎが一
定であっても、この様な基準電圧のいずれかが変化すれ
ば９発振周波数を一定値に安定保持出来ない。
ＲＨとＶＲＬが必要であった。板金入力電圧Ｖｉｎが一
定であっても、この様な基準電圧のいずれかが変化すれ
ば９発振周波数を一定値に安定保持出来ない。
比較器は２個必要でありまた発振波のデユーティ−比を
変更することも必要であるから１回路構成が複雑となる
。
変更することも必要であるから１回路構成が複雑となる
。
上記の問題点は。
スイッチング素子（３Ｌ ３２）を介し、制御電圧に関
係する電流を交互に供給される２個のコンデン−ＩＪ−
（５Ｌ ５２） 充電される一方のコンデンサの充電電圧を選択的に取出
して一つの閾値と比較するスイッチング素子（１０，１
１） 。
係する電流を交互に供給される２個のコンデン−ＩＪ−
（５Ｌ ５２） 充電される一方のコンデンサの充電電圧を選択的に取出
して一つの閾値と比較するスイッチング素子（１０，１
１） 。
該出力電圧が一個の閾値を越えたときフリップフロップ
回路（１４）の出力レベルを反転させ、該出力により充
電中のスイッチ素子（３１，３２）を遮断しかつスイッ
チング素子（４Ｌ ４２）を切替えて充電コンデンサを
放電させる比較回路（１２）を備えてなる。
回路（１４）の出力レベルを反転させ、該出力により充
電中のスイッチ素子（３１，３２）を遮断しかつスイッ
チング素子（４Ｌ ４２）を切替えて充電コンデンサを
放電させる比較回路（１２）を備えてなる。
本発明による電圧制御発振器によって解決される。
本発明によれば、２個の充放電コンデンサ５１゜５２を
、フリップフロップ回路１４のＱ、 Ｑ出力によりオ
ンオフする両コンデンサに設けたスイッチング素子によ
って、交互に充放電し、また、フリップフロップ回路１
４の出力はスイッチング素子１０゜１１により充電中の
コンデンサのみ充電電圧が１ （１１ｉ１の基準電圧と
比較される。
、フリップフロップ回路１４のＱ、 Ｑ出力によりオ
ンオフする両コンデンサに設けたスイッチング素子によ
って、交互に充放電し、また、フリップフロップ回路１
４の出力はスイッチング素子１０゜１１により充電中の
コンデンサのみ充電電圧が１ （１１ｉ１の基準電圧と
比較される。
以下図示実施例に従い本発明の詳細な説明する。
第１図は本発明の電圧制御発振器の一実施例を示す回路
図。
図。
第２図は第１図の電圧制御発振器の動作波形図で。
図において第３図と同一部分は同一番号で示す。
本発明の回路の動作は次の通りである。
ＦＥＴ １，２に流れる電流は入力電圧Ｖｉｎに比例す
る。
る。
フリツプフロップ１４のＱ出力がＬレベルであるときス
イソチング素子ＦＥＴ ３Ｌ４２，１０ばオンとなり。
イソチング素子ＦＥＴ ３Ｌ４２，１０ばオンとなり。
ＦＥＴ ４１，３２．１１はオフとなる。
充電電流■はコンデンサ５１に流入し，コンデンサ５１
の端子電圧■が上昇する．この変化は第２図のに示す．
端子電圧■が閾値Ｖｒを越えるとインバータ１２．１３
を介し，フリップフロップ１４のクロック入力端子へＨ
レベルが与えられ，フリツプフロップ１４のＱ出力が反
転してＨレベルになる．このフリツブフロップ回路の反
転によって，スイノチング素子のＦＥＴ ４Ｌ３２，１
１がオンとなり，スイノチング素子のＦＥＴ ３１，４
２．１０がオフとなる。
の端子電圧■が上昇する．この変化は第２図のに示す．
端子電圧■が閾値Ｖｒを越えるとインバータ１２．１３
を介し，フリップフロップ１４のクロック入力端子へＨ
レベルが与えられ，フリツプフロップ１４のＱ出力が反
転してＨレベルになる．このフリツブフロップ回路の反
転によって，スイノチング素子のＦＥＴ ４Ｌ３２，１
１がオンとなり，スイノチング素子のＦＥＴ ３１，４
２．１０がオフとなる。
スイソチング素子が切替わると，コンデンサ５１の電荷
は放電され，充電電流Ｉは今度はコンデンサ５２へ流入
する．第２図■■参照。
は放電され，充電電流Ｉは今度はコンデンサ５２へ流入
する．第２図■■参照。
スイソチング素子３２を介し充電されるコンデンサ５２
の端子電圧■は閾値ｖｒに達するとフリツブフロップ回
路１４のクロック入力端子のレベルを再びＨレベルとし
，Ｑ出力がＬレベルとなる．これによって、回路の動作
状態は初期状態に戻り．以下同様の繰り返しとなる。
の端子電圧■は閾値ｖｒに達するとフリツブフロップ回
路１４のクロック入力端子のレベルを再びＨレベルとし
，Ｑ出力がＬレベルとなる．これによって、回路の動作
状態は初期状態に戻り．以下同様の繰り返しとなる。
インバータ回路１２は基準電圧値Ｖｒ以上の入力電圧が
与えられた時反転出力を出すもので，第１図は反転出力
を閾値とした実施例を一示す。
与えられた時反転出力を出すもので，第１図は反転出力
を閾値とした実施例を一示す。
本発明によれば，インバータに限定されず，基準電圧の
与えられた一つの比較回路を使用することも可能である
。
与えられた一つの比較回路を使用することも可能である
。
第２図■はフリップフロツプ１４に供給される信号を示
し，インバータ回路１２の出力を更にインバータ回路１
３にて反転されたものである。
し，インバータ回路１２の出力を更にインバータ回路１
３にて反転されたものである。
また第２図■は発振器出力端子４における出力波形を示
す。
す。
本発明によれば，回路規模小さく，特性の安定な電圧制
御発振器を得ることが出来その作用効果は極めて大きい
。
御発振器を得ることが出来その作用効果は極めて大きい
。
第１図は本発明の電圧制御発振器の一実施例を示す回路
図。 第２図は第１図の実施例についての動作波形図。 第３図は電圧制御発振器の従来の回路構成図。 第４図は第７図回路の動作波形図を示す。 図において。 １、 ２， ３， ４， １０， ＩＬ ３１，
３２， ４Ｌ ４２はスイソチング素子。 ５、 ５１． ５２はコンデンサ。 ６、７は比較器。 ８は七ノトリセットフリノブフロソプ回路。 ９、１４はＤフリツブフロップ回路。 １２、 １３はインバータ回路を示す。 ＶＤＤ 本発明の電圧制御発１辰器の一実粕列１示す口酪、図−
一一一一一シ し ｊ −−−−ラＬ 第３図回路の勤１ヤ皮形図 ｅ Ｑ、＠＠
図。 第２図は第１図の実施例についての動作波形図。 第３図は電圧制御発振器の従来の回路構成図。 第４図は第７図回路の動作波形図を示す。 図において。 １、 ２， ３， ４， １０， ＩＬ ３１，
３２， ４Ｌ ４２はスイソチング素子。 ５、 ５１． ５２はコンデンサ。 ６、７は比較器。 ８は七ノトリセットフリノブフロソプ回路。 ９、１４はＤフリツブフロップ回路。 １２、 １３はインバータ回路を示す。 ＶＤＤ 本発明の電圧制御発１辰器の一実粕列１示す口酪、図−
一一一一一シ し ｊ −−−−ラＬ 第３図回路の勤１ヤ皮形図 ｅ Ｑ、＠＠
Claims (1)
- 【特許請求の範囲】 スイッチング素子（３１、３２）を介し、制御電圧に関
係する電流を交互に供給される２個のコンデンサ（５１
、５２）、 充電される一方のコンデンサの充電電圧を選択的に取出
して一つの閾値と比較するスイッチング素子（１０、１
１）、 該出力電圧が一個の閾値を越えたときフリップフロップ
回路（１４）の出力レベルを反転させ、該出力により充
電中のスイッチ素子（３１、３２）を遮断しかつスイッ
チング素子（４１、４２）を切替えて充電コンデンサを
放電させる比較回路（１２）を備えてなることを特徴と
する電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159809A JPS6220412A (ja) | 1985-07-19 | 1985-07-19 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159809A JPS6220412A (ja) | 1985-07-19 | 1985-07-19 | 電圧制御発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6220412A true JPS6220412A (ja) | 1987-01-29 |
Family
ID=15701728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60159809A Pending JPS6220412A (ja) | 1985-07-19 | 1985-07-19 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6220412A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5061906A (en) * | 1989-07-28 | 1991-10-29 | Fujitsu Limited | Voltage controlled oscillator using control transistors in a loop formed of inverters |
-
1985
- 1985-07-19 JP JP60159809A patent/JPS6220412A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5061906A (en) * | 1989-07-28 | 1991-10-29 | Fujitsu Limited | Voltage controlled oscillator using control transistors in a loop formed of inverters |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3852268A1 (en) | Oscillation circuit, chip, and electronic device | |
| KR980006931A (ko) | 발진회로와 그것을 이용한 pll회로 | |
| US5606293A (en) | Clock generator for microcomputer having reduced start-up time | |
| JPH0239133B2 (ja) | ||
| JPH03206722A (ja) | 電圧制御発振器 | |
| JPS62119A (ja) | 発振器 | |
| US20020075083A1 (en) | Oscillator | |
| JPS6220412A (ja) | 電圧制御発振器 | |
| US4652837A (en) | Integrated circuit oscillator | |
| JP3345209B2 (ja) | 逓倍回路 | |
| JPH0677781A (ja) | 発振回路 | |
| JPH06224705A (ja) | 発振回路 | |
| JPS60263507A (ja) | 発振回路 | |
| JPH04267620A (ja) | 三角波発振回路 | |
| JPH09121142A (ja) | 発振回路 | |
| SU1473070A1 (ru) | Генератор импульсов | |
| JPH09107273A (ja) | パルス発振器 | |
| SU1453582A1 (ru) | Кварцевый генератор | |
| CN118399941A (zh) | 上电复位电路 | |
| JP3673037B2 (ja) | 波形整形回路 | |
| US6680633B2 (en) | Small-sized analog generator producing clock signals | |
| US20020060593A1 (en) | Stable frequency clock generator | |
| JPH05336748A (ja) | 直流／直流コンバータ | |
| JPH0740666B2 (ja) | Ｐｌｌ回路 | |
| JPH051129Y2 (ja) |