JPS62206660A - プロセツサ結合装置 - Google Patents
プロセツサ結合装置Info
- Publication number
- JPS62206660A JPS62206660A JP4847286A JP4847286A JPS62206660A JP S62206660 A JPS62206660 A JP S62206660A JP 4847286 A JP4847286 A JP 4847286A JP 4847286 A JP4847286 A JP 4847286A JP S62206660 A JPS62206660 A JP S62206660A
- Authority
- JP
- Japan
- Prior art keywords
- loop
- data
- packet
- processor
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8023—Two dimensional arrays, e.g. mesh, torus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は並列処理システムにおけるプロセッサの結合方
式に関する。
式に関する。
より高い性能を実現する九め、並列処理を基本とする計
算機が多数提案されてきている。この並列処理方式にお
いては、プロセッサ間でデータをいかに高速に転送する
かが性能向上の鍵であシ多数のプロセッサの結合方式が
重要な問題となる。
算機が多数提案されてきている。この並列処理方式にお
いては、プロセッサ間でデータをいかに高速に転送する
かが性能向上の鍵であシ多数のプロセッサの結合方式が
重要な問題となる。
その結合方法がシステムの性能を決定する最大の１因と
言って本過言ではない。プロセッサを結合する方法とし
て従来から様々な方式が提案されている。よく用いられ
るものにバスによる結合方式がある。これは１本のバス
に１８個のプロセッサを結合し、このバスを介して互に
データを転送し７？、シ制御情報を送受したりしながら
、処理を進めていく方式である。この方式では、ある瞬
間を見た場合１つのプロセッサしかデータを転送するこ
とができず、このバス上のデータ転送の競合がシステム
の性能のネックとなってしまい、大規模な並列処理シス
テムを実現することができない。
言って本過言ではない。プロセッサを結合する方法とし
て従来から様々な方式が提案されている。よく用いられ
るものにバスによる結合方式がある。これは１本のバス
に１８個のプロセッサを結合し、このバスを介して互に
データを転送し７？、シ制御情報を送受したりしながら
、処理を進めていく方式である。この方式では、ある瞬
間を見た場合１つのプロセッサしかデータを転送するこ
とができず、このバス上のデータ転送の競合がシステム
の性能のネックとなってしまい、大規模な並列処理シス
テムを実現することができない。
このバス方式を拡張して、複ｐｉ組のデータ転送を同時
に行うため、バスを複数本設は念方式も考えられている
。この方式ではバスの本数だけの並列度でもってデータ
転送できるが、バスの本数に応じ九ボートを各プロセッ
サに設けなければならず、さらにバスを多数設置するこ
とは物理的に不可能であり（せいぜい４〜８本）、この
複数本のバス方式でも大規模な並列処理システムは実現
不可能である。他の方法として共有メモリを介して多数
のプロセッサを結合する方法も従来から良く用いられて
いる。大型計算機におけるマルチプロセッサは−１とん
どこの共有メモリ方式を採用している。この共有メモリ
方式では、各プロセッサ間で共有するデータを非常に容
易にかつ柔軟にアクセスできる反面、共有メそり會アク
セスする恵めのボート数をあまり大きくすることができ
ず（高２８ケ程高であシ）この方式も大規模な並列処理
システムを実現することができない、ま九個の方法とし
てマトリックススイッチによ逆結合する方法がある。こ
れは第５図に示すように複数台のプロセッサ（ここでは
ｎ台と仮定する）１，２．・・・、Ｎを文字通ｖＨ２個
のスイッチ１１，１２，１３．・・・・・、ＮＮｉマト
リックス状に配置し、このスイッチを開閉することによ
ｐ任意の２つのプロセッサ間でデータを転送しようとす
る方式である３例えばスイッチ１２金オンすると、プロ
セッサ１からプロセッサ２ヘデータを転送でき、ｔたス
イッチ３Ｎをオンするとプロセッサ３からプロセッサ２
ヘデータを転送することができる。このようにマトリッ
クススイッチ方式では、任意の２つのプロセッサ間でデ
ータを転送することができ、しかも転送先が異なる限５
ｎＭのデータを同時に転送することが可能で、非常に柔
軟で高い転送能力をもつ結合方式を実現することができ
る１例えばプロセッサ１→プロセッサ２．プロセッ？２
→プロセッサ３．・・・・・・、プロセッサＮ→プロセ
ッサ１．といりた８組のデータ転送４．スイッチ１２，
２３．・・・・・・、Ｎ１をオンすることによｉ同時に
実行することができる。しかしながら本方式では、Ｎ台
のプロセッサに対し、Ｎ２個のスイッチが必要となシ、
マトリックススイッチ部のハードウェアが非常に大きく
なりてしまり。
に行うため、バスを複数本設は念方式も考えられている
。この方式ではバスの本数だけの並列度でもってデータ
転送できるが、バスの本数に応じ九ボートを各プロセッ
サに設けなければならず、さらにバスを多数設置するこ
とは物理的に不可能であり（せいぜい４〜８本）、この
複数本のバス方式でも大規模な並列処理システムは実現
不可能である。他の方法として共有メモリを介して多数
のプロセッサを結合する方法も従来から良く用いられて
いる。大型計算機におけるマルチプロセッサは−１とん
どこの共有メモリ方式を採用している。この共有メモリ
方式では、各プロセッサ間で共有するデータを非常に容
易にかつ柔軟にアクセスできる反面、共有メそり會アク
セスする恵めのボート数をあまり大きくすることができ
ず（高２８ケ程高であシ）この方式も大規模な並列処理
システムを実現することができない、ま九個の方法とし
てマトリックススイッチによ逆結合する方法がある。こ
れは第５図に示すように複数台のプロセッサ（ここでは
ｎ台と仮定する）１，２．・・・、Ｎを文字通ｖＨ２個
のスイッチ１１，１２，１３．・・・・・、ＮＮｉマト
リックス状に配置し、このスイッチを開閉することによ
ｐ任意の２つのプロセッサ間でデータを転送しようとす
る方式である３例えばスイッチ１２金オンすると、プロ
セッサ１からプロセッサ２ヘデータを転送でき、ｔたス
イッチ３Ｎをオンするとプロセッサ３からプロセッサ２
ヘデータを転送することができる。このようにマトリッ
クススイッチ方式では、任意の２つのプロセッサ間でデ
ータを転送することができ、しかも転送先が異なる限５
ｎＭのデータを同時に転送することが可能で、非常に柔
軟で高い転送能力をもつ結合方式を実現することができ
る１例えばプロセッサ１→プロセッサ２．プロセッ？２
→プロセッサ３．・・・・・・、プロセッサＮ→プロセ
ッサ１．といりた８組のデータ転送４．スイッチ１２，
２３．・・・・・・、Ｎ１をオンすることによｉ同時に
実行することができる。しかしながら本方式では、Ｎ台
のプロセッサに対し、Ｎ２個のスイッチが必要となシ、
マトリックススイッチ部のハードウェアが非常に大きく
なりてしまり。
プロセッサの台数が増加すると、このハードウェアの量
はその台数の２乗に比例して増えるため。
はその台数の２乗に比例して増えるため。
プロセッサの台数をあまシ大きくできない欠点がある。
実用的には１６台程度が限度であシ、この方式によって
も大規模な並列処理システムは構築できない。また、さ
らに他の方式としてこのマトリックススイッチのハード
ウェアＩｋ’ｒ減らす工夫をし念第６図に示す次のよう
な結合方式も提案されている。図は８台のプロ上ツナ１
０１〜１０Ｂ’ｅｓスイツチ１１１〜１３４を用いて結
合したものである。
も大規模な並列処理システムは構築できない。また、さ
らに他の方式としてこのマトリックススイッチのハード
ウェアＩｋ’ｒ減らす工夫をし念第６図に示す次のよう
な結合方式も提案されている。図は８台のプロ上ツナ１
０１〜１０Ｂ’ｅｓスイツチ１１１〜１３４を用いて結
合したものである。
このスイッチ１１１〜１３４は、すべて同一の機能をも
っておＬ １１１に示すように、２つの入力ａ、ｂを
そのままストレートにＸ、Ｙに出力する機能と、クロス
してＹ、Ｘに出力する機能をもっており、いずれか一方
の接続が制御線（図示せず）によシ選択される。この結
合方法はオメガネットワークと呼ばれてお夛、スイッチ
１１１〜１３４を適切に切シ換えるととくより任意のプ
はセッサ間でデータを転送することができる。この方法
では、スイッチの個数はプロセッサの台数をＮとすると
Ｔｔｏｔ２Ｎとな夕第５図のマトリックススイッチと比
べ少くなる。しかも各スイッチの出力端は、他のスイッ
チの入力かあるいはプロセッサの入力の１つにだＦｊ接
続されておシ、接続関係が完全に１：ｌとなり電気的特
性上、パルスの反射等金低くすることができ都合が良い
、この点が５図に示した。マトリックススイッチは、１
つのスイッチの出力は他の（ｎ−１）個のスイッチの出
力端子と１つのプロセッサの入力端子に接続されており
１反射等に起因するノイズが発生する恐れがある。この
オメガネットワーク方式は、マトリックス方式に比べ。
っておＬ １１１に示すように、２つの入力ａ、ｂを
そのままストレートにＸ、Ｙに出力する機能と、クロス
してＹ、Ｘに出力する機能をもっており、いずれか一方
の接続が制御線（図示せず）によシ選択される。この結
合方法はオメガネットワークと呼ばれてお夛、スイッチ
１１１〜１３４を適切に切シ換えるととくより任意のプ
はセッサ間でデータを転送することができる。この方法
では、スイッチの個数はプロセッサの台数をＮとすると
Ｔｔｏｔ２Ｎとな夕第５図のマトリックススイッチと比
べ少くなる。しかも各スイッチの出力端は、他のスイッ
チの入力かあるいはプロセッサの入力の１つにだＦｊ接
続されておシ、接続関係が完全に１：ｌとなり電気的特
性上、パルスの反射等金低くすることができ都合が良い
、この点が５図に示した。マトリックススイッチは、１
つのスイッチの出力は他の（ｎ−１）個のスイッチの出
力端子と１つのプロセッサの入力端子に接続されており
１反射等に起因するノイズが発生する恐れがある。この
オメガネットワーク方式は、マトリックス方式に比べ。
ハード量が少くなる等の利点がある反面、プロセッサ間
の接続関係に少し制限が生じる。例えば。
の接続関係に少し制限が生じる。例えば。
プロセッサー０１がアクセス′？１０２に、スイッチ１
１１．１２１，１３１を介してデータを送っている時に
、プロセラｆ１０５は１ｏ ａ Ｋｓ転送先が異なるに
もかかわらず、データを送ることができ表い。すなわち
、オメガネットワーク方式では、全く任意の組合せのデ
ータ転送金同時に実行できない場合が生じるという欠点
がある。
１１．１２１，１３１を介してデータを送っている時に
、プロセラｆ１０５は１ｏ ａ Ｋｓ転送先が異なるに
もかかわらず、データを送ることができ表い。すなわち
、オメガネットワーク方式では、全く任意の組合せのデ
ータ転送金同時に実行できない場合が生じるという欠点
がある。
本発明は以上の欠点に鑑みなされ念もので、その目的と
するところは、多数のプロセラ？を結合してなる並列処
理システムにおいて、その構成要素であるプロセッサ間
での高速なデータ転送が可能となる結合手段を提供する
ことにある。すなわち、その目的とするところは並列処
理システムを構成する任意のプロセッサ間でデータを転
送することができ、さらに転送先が異なるかぎりデータ
転送による競合が生じない、なおかつハードウェア量の
少い、プロセッサ結合手段を提倶することにある。また
他の目的とするところは結合部を構成するにあたって配
線が入力端子と出力端子の間で１：１に配線でき、電気
的特性上反射等のノイズの発生しない構成のとれる結合
手段を提供することにある。
するところは、多数のプロセラ？を結合してなる並列処
理システムにおいて、その構成要素であるプロセッサ間
での高速なデータ転送が可能となる結合手段を提供する
ことにある。すなわち、その目的とするところは並列処
理システムを構成する任意のプロセッサ間でデータを転
送することができ、さらに転送先が異なるかぎりデータ
転送による競合が生じない、なおかつハードウェア量の
少い、プロセッサ結合手段を提倶することにある。また
他の目的とするところは結合部を構成するにあたって配
線が入力端子と出力端子の間で１：１に配線でき、電気
的特性上反射等のノイズの発生しない構成のとれる結合
手段を提供することにある。
る）１ｍＸｎの短形状にならべ、各列方向のｍ個のＢＬ
をループ状に結合しくこのループを８−ＬＯＯＰと呼ぶ
。計ｎ個存在する）％さらに各行方向のｎ個のＢＬ＝ｉ
もループ状に結合しくこのループｆｔＤ−ＬＯＯＰと呼
ぶ。計量個存在する）、この８−ＬＯＯＰおよびＤ−Ｌ
ＯＯＰ上を各ループ上のＢＬに対応し次パケットを巡回
させ、（５−ＬＯＯＰ上にはｍ個の。
をループ状に結合しくこのループを８−ＬＯＯＰと呼ぶ
。計ｎ個存在する）％さらに各行方向のｎ個のＢＬ＝ｉ
もループ状に結合しくこのループｆｔＤ−ＬＯＯＰと呼
ぶ。計量個存在する）、この８−ＬＯＯＰおよびＤ−Ｌ
ＯＯＰ上を各ループ上のＢＬに対応し次パケットを巡回
させ、（５−ＬＯＯＰ上にはｍ個の。
Ｄ−ＬＯＯＰ上にはｎ個のパケットが存在することにな
る）、データを転送しようとするＢＬは、５−ＬＯＯＰ
上のそのＢＬに対応しなバケツ）Ｋデータ金転送先のＢ
Ｉ、番号とともに載せ、５−ＬＯＯＰを巡回せしめ、さ
らに８−ＬＯＯＰ上に移され九データは、転送先のＢＬ
の属するＤ−ＬＯＯＰに結合されたＢＬに到達した時そ
のＢＬが取り込み、さらにそのＢＬはこの取シ込んだデ
ータ１１：、Ｄ−ＬＯＯＰ上を巡回している。転送先の
ＢＬに対応したパケットに移しＤ−ＬＯＯＰ上を巡回せ
しめ、このパケット上のデータは、転送先のＢＬに到達
し九時点でそのＢＬＫ取ｐ込まれるようにし、各プロセ
ッサ間でのデータ転送を実現している。
る）、データを転送しようとするＢＬは、５−ＬＯＯＰ
上のそのＢＬに対応しなバケツ）Ｋデータ金転送先のＢ
Ｉ、番号とともに載せ、５−ＬＯＯＰを巡回せしめ、さ
らに８−ＬＯＯＰ上に移され九データは、転送先のＢＬ
の属するＤ−ＬＯＯＰに結合されたＢＬに到達した時そ
のＢＬが取り込み、さらにそのＢＬはこの取シ込んだデ
ータ１１：、Ｄ−ＬＯＯＰ上を巡回している。転送先の
ＢＬに対応したパケットに移しＤ−ＬＯＯＰ上を巡回せ
しめ、このパケット上のデータは、転送先のＢＬに到達
し九時点でそのＢＬＫ取ｐ込まれるようにし、各プロセ
ッサ間でのデータ転送を実現している。
〔発明の効果〕
本発明によ、り、５−ＬＯＯＰ上のＢＬは送るべきデー
タを自分に対応し九パケットに常に送出する九め、他の
同一８−ＬＯＯＰ上のＢＬがデータを転送しようとして
も何ら影Ｖを受けることなく、データ＝ｉ８−ＬＯＯＰ
上に送出で１！、さらに転送先のＢＩ、の属するＤ−Ｌ
ＯＯＰ上では、Ｄ−ＢＬへ転送すべ龜データが他になけ
れば、すなわち転送先がすべて異なれば、Ｄ−ＬＯＯＰ
上の転送すべきＢＬに対応するパケットは常に空いてお
り、他のＢＬ間のデータ転送の影響は全く受けることな
く目的のＢＬにデータを送りつけることができる。また
この結合方式では必要とされる結合手段ＢＬの数は、プ
ロセッサの台数に等しく、先に説明し次マトリックスス
イッチやオメガネットワークに比べ大幅に減小している
。またＢＬ間の接続もすべて１：１となり、電気的特性
上反射等のノイズの低い結合方式提供することができる
。
タを自分に対応し九パケットに常に送出する九め、他の
同一８−ＬＯＯＰ上のＢＬがデータを転送しようとして
も何ら影Ｖを受けることなく、データ＝ｉ８−ＬＯＯＰ
上に送出で１！、さらに転送先のＢＩ、の属するＤ−Ｌ
ＯＯＰ上では、Ｄ−ＢＬへ転送すべ龜データが他になけ
れば、すなわち転送先がすべて異なれば、Ｄ−ＬＯＯＰ
上の転送すべきＢＬに対応するパケットは常に空いてお
り、他のＢＬ間のデータ転送の影響は全く受けることな
く目的のＢＬにデータを送りつけることができる。また
この結合方式では必要とされる結合手段ＢＬの数は、プ
ロセッサの台数に等しく、先に説明し次マトリックスス
イッチやオメガネットワークに比べ大幅に減小している
。またＢＬ間の接続もすべて１：１となり、電気的特性
上反射等のノイズの低い結合方式提供することができる
。
本発明を実施例に基づき詳しく説明する。第１図に本発
明により成る並列処理システムの構成例を示す１図は１
６台のプロセッサを結合した場合の図であ５，１６０〜
１７５がそれぞれ１６台のプロセッサに対応して設けら
れた結合手段ＢＬである。
明により成る並列処理システムの構成例を示す１図は１
６台のプロセッサを結合した場合の図であ５，１６０〜
１７５がそれぞれ１６台のプロセッサに対応して設けら
れた結合手段ＢＬである。
各ＢＬに対し夫々プロセッサが接続されているが、図が
煩雑となる九め％ ４つのＢＬ１６０，１６４゜１６８
．１７２に対応するプロセッサのみを１４０〜１４３に
示し九。短形状に配置され７ｊＢＬは、（図では４×４
に配置）各列ごとにループ状に接続される。Ｃ脂に示す
ようＫＢＬ １６０，１６４，１６８゜１７２がループ
１５０で、ＢＬ１６１，１６５，１６９゜１７３がルー
プ１５１で同様に他のＢＬもループ１５２゜１５３で結
合されている。この１５０〜１５３のループ＠８−ＬＯ
ＯＰと呼ぶ、ま念ＢＬは各行方向にもループ状に結合さ
れている。図に示すようにＢＬ１６０〜１６３がループ
１５４で、ＢＬ１６４〜１６７がループ１５５で、同様
に他のＢＬ４．ループ１５６．１５７で結合されている
。この方向のループをＤ−ＬＯＯＰと呼ぶ、この２種類
のループ上をそれぞれ、各ループ上のＢＬＫ対応し之パ
ケットが回っている８例えば５−ＬＯＯＰ１５０には、
それぞれ１３Ｌ１６０，１６４゜１８８．１７２に対応
したパケットが計４つ回っている。他の５−ＬＯＯＰ１
５１〜１５３も同様に４つのパケットが回っている。ま
たＤ−ＬＯＯＰ１５４にはＢＬ１６０〜１６３に対応し
て４つのパケットが回ってｂる。他のＤ−Ｌ００Ｆ１５
５〜１５７も同様である。このパケットは転送すべきデ
ータを格納し、目的のＢＬに配ぶ役目を果すもので、そ
の形式は第２図に示すとうシである。５−ＬＯＯＰ上の
パケットを同図（８）Ｋ、Ｄ−ＬＯＯＰ上のパケットを
同図（ｂ）に示し念。
煩雑となる九め％ ４つのＢＬ１６０，１６４゜１６８
．１７２に対応するプロセッサのみを１４０〜１４３に
示し九。短形状に配置され７ｊＢＬは、（図では４×４
に配置）各列ごとにループ状に接続される。Ｃ脂に示す
ようＫＢＬ １６０，１６４，１６８゜１７２がループ
１５０で、ＢＬ１６１，１６５，１６９゜１７３がルー
プ１５１で同様に他のＢＬもループ１５２゜１５３で結
合されている。この１５０〜１５３のループ＠８−ＬＯ
ＯＰと呼ぶ、ま念ＢＬは各行方向にもループ状に結合さ
れている。図に示すようにＢＬ１６０〜１６３がループ
１５４で、ＢＬ１６４〜１６７がループ１５５で、同様
に他のＢＬ４．ループ１５６．１５７で結合されている
。この方向のループをＤ−ＬＯＯＰと呼ぶ、この２種類
のループ上をそれぞれ、各ループ上のＢＬＫ対応し之パ
ケットが回っている８例えば５−ＬＯＯＰ１５０には、
それぞれ１３Ｌ１６０，１６４゜１８８．１７２に対応
したパケットが計４つ回っている。他の５−ＬＯＯＰ１
５１〜１５３も同様に４つのパケットが回っている。ま
たＤ−ＬＯＯＰ１５４にはＢＬ１６０〜１６３に対応し
て４つのパケットが回ってｂる。他のＤ−Ｌ００Ｆ１５
５〜１５７も同様である。このパケットは転送すべきデ
ータを格納し、目的のＢＬに配ぶ役目を果すもので、そ
の形式は第２図に示すとうシである。５−ＬＯＯＰ上の
パケットを同図（８）Ｋ、Ｄ−ＬＯＯＰ上のパケットを
同図（ｂ）に示し念。
５−ＬＯＯＰ上のパケット２１０はデータを格納する２
１１、相手先プルセッサ番号（即ちＢＬ層番号を格納す
る２１２．そのパケットにデータが入りているか否かを
示すフラグを格納する２１３．およびそのパケットかど
のＢＬＫ対応しているのかを示す情報を格納する２１４
，０４つのフィールドからなっている。またＤ−ＬＯＯ
Ｐ上のパケットにデータが格納されているかを示す２２
３およびそのパケットがどのＢＬに対応しているのか？
示す情報を格納する２２４０３つのフィールドから成っ
ている。
１１、相手先プルセッサ番号（即ちＢＬ層番号を格納す
る２１２．そのパケットにデータが入りているか否かを
示すフラグを格納する２１３．およびそのパケットかど
のＢＬＫ対応しているのかを示す情報を格納する２１４
，０４つのフィールドからなっている。またＤ−ＬＯＯ
Ｐ上のパケットにデータが格納されているかを示す２２
３およびそのパケットがどのＢＬに対応しているのか？
示す情報を格納する２２４０３つのフィールドから成っ
ている。
なお２１３あるいは２２３のフィールドはデータ転送が
スムーズに行なわれている場合、即ち送り出し次データ
が滞ることなく相手のプロセッサに転送されている場合
は、常に送多出し次データは受は取られており、パケッ
トは常に空の状態で戻って来るはずであり不要である。
スムーズに行なわれている場合、即ち送り出し次データ
が滞ることなく相手のプロセッサに転送されている場合
は、常に送多出し次データは受は取られており、パケッ
トは常に空の状態で戻って来るはずであり不要である。
しかしながら同一のプロセッサへ核数台のプロセッサか
ら同時にデータを転送したり、あるいは転送先のプロセ
ッサの都合でデータが受は取れなかったすしてパケット
が空状態で戻ってとない場合がある。パケットが′空゛
か否かを示す７ラグ２１３および２２３が設けられでい
る。
ら同時にデータを転送したり、あるいは転送先のプロセ
ッサの都合でデータが受は取れなかったすしてパケット
が空状態で戻ってとない場合がある。パケットが′空゛
か否かを示す７ラグ２１３および２２３が設けられでい
る。
ＢＬの詳細なグキック図は第５図に示すとうりであ夛、
プロセッサから信号Ｉ！ｌ３５０ｆ：介して送られてき
ちデータを格納するレジスタ３００．８−ＬＯＯＰ上の
データを一時格納するレジスタ３０２゜Ｄ−ＬＯＯＰ上
のデータを一旦格納するレジスタ３ｏ４゜プロセッサに
信号５３ｓ１を介して送るデータを格納するためのレジ
スタ３０１．さらに８−ＬＯＯＰのデータをＤ−ＬＯＯ
Ｐに移すなめ一旦バッ７アリングを行う±めのレジスタ
ファイル３１０金主な構成要素として−る。なお３０３
，３０５はマルチプレクサであり、それぞれ８−ＬＯＯ
Ｐ、Ｄ−ＬＯＯＰＥデータを送出する比めに用いられる
。なお図の簡単化のため各ループのデータをｙ視してマ
ルチプレクサ等を制御する回路については省略し友。
プロセッサから信号Ｉ！ｌ３５０ｆ：介して送られてき
ちデータを格納するレジスタ３００．８−ＬＯＯＰ上の
データを一時格納するレジスタ３０２゜Ｄ−ＬＯＯＰ上
のデータを一旦格納するレジスタ３ｏ４゜プロセッサに
信号５３ｓ１を介して送るデータを格納するためのレジ
スタ３０１．さらに８−ＬＯＯＰのデータをＤ−ＬＯＯ
Ｐに移すなめ一旦バッ７アリングを行う±めのレジスタ
ファイル３１０金主な構成要素として−る。なお３０３
，３０５はマルチプレクサであり、それぞれ８−ＬＯＯ
Ｐ、Ｄ−ＬＯＯＰＥデータを送出する比めに用いられる
。なお図の簡単化のため各ループのデータをｙ視してマ
ルチプレクサ等を制御する回路については省略し友。
次にこれらの結合手段によシデータがどのようにして転
送されるかについて説明する。第４図（ａ）。
送されるかについて説明する。第４図（ａ）。
（ｂ）は夫々Ｄ−ＬＯＯＰ及び８−ＬＯＯＰの制御手順
を示し。
を示し。
これらは独立の制御回路で実行される。今仮りにＢＬ１
６０からＢＬ１７５ヘデータを転送する場合を考える。
６０からＢＬ１７５ヘデータを転送する場合を考える。
ＢＬ１６０は、プロセッサから送られ念データ、送り先
ＢＬ番号を１６０内のレジスタ３００に一旦格伯する。
ＢＬ番号を１６０内のレジスタ３００に一旦格伯する。
ＢＬ１６０はイぎ号線３３０を介して３０２に取シ込オ
れる８−ＬＯＯＰ上のパケットヲ監視しておｆｆ、 ＃
￥４図（ｂ） 、 Ｗｃ２図（ａ）に示し７’ｈ２１４
，２１３のｔおよびｆフィールドをチェックしている。
れる８−ＬＯＯＰ上のパケットヲ監視しておｆｆ、 ＃
￥４図（ｂ） 、 Ｗｃ２図（ａ）に示し７’ｈ２１４
，２１３のｔおよびｆフィールドをチェックしている。
ｔフィールド２１４によりそのパケットがＢＬ１６０自
身に対応するものであり、かつｆフィールドが７０゛で
あることすなわち、そのパケットが空であることを検出
すれば、マルチプレクサ３０３によりレジスタ３００の
内容を信号線３３１を介して＄−ＬＯＯＰ上に送出する
。この時ｆフィールドを了にしてデータがパケットに載
りていることを表示する。ｔおよびｆフィールドが所望
の状態にならなければ、レジスタ３０２に受は取ったパ
ケットをそのま１ｓ−ＬＯＯＰに出力する。この手順に
よｐＳ−ＬＯＯＰ上に次々と送出すべきデータ金出力す
る。８−ＬＯＯＰ上に送出されたデータは、次々と８−
ＬＯＯＰ上のＢＬを移動していく、各ＢＬは５−ＬＯＯ
Ｐ上のパケットのｆフィールド２１３．相手先プロセッ
サ番号（即ちＢＬ層番号を格納するＰＵ、ｙイールド２
１２を監視してお少、ｆフィールドが′１′でかつその
ＰＵ−ｙイールドが、そのＢＬのべするＤ−ＬＯＯＰ上
に存在するＢＬ誉号であれば、レジスタファイル３１０
に取り込もうとする。レジスタファイル３１０の各レジ
スタは、Ｄ−ＬＯＯＰ上ＤＢＬにそれぞれ対応している
。各レジスタには、そのレジスタにデータが格納されて
いるかを示すフラグｆが１ビツトづつ付加されている。
身に対応するものであり、かつｆフィールドが７０゛で
あることすなわち、そのパケットが空であることを検出
すれば、マルチプレクサ３０３によりレジスタ３００の
内容を信号線３３１を介して＄−ＬＯＯＰ上に送出する
。この時ｆフィールドを了にしてデータがパケットに載
りていることを表示する。ｔおよびｆフィールドが所望
の状態にならなければ、レジスタ３０２に受は取ったパ
ケットをそのま１ｓ−ＬＯＯＰに出力する。この手順に
よｐＳ−ＬＯＯＰ上に次々と送出すべきデータ金出力す
る。８−ＬＯＯＰ上に送出されたデータは、次々と８−
ＬＯＯＰ上のＢＬを移動していく、各ＢＬは５−ＬＯＯ
Ｐ上のパケットのｆフィールド２１３．相手先プロセッ
サ番号（即ちＢＬ層番号を格納するＰＵ、ｙイールド２
１２を監視してお少、ｆフィールドが′１′でかつその
ＰＵ−ｙイールドが、そのＢＬのべするＤ−ＬＯＯＰ上
に存在するＢＬ誉号であれば、レジスタファイル３１０
に取り込もうとする。レジスタファイル３１０の各レジ
スタは、Ｄ−ＬＯＯＰ上ＤＢＬにそれぞれ対応している
。各レジスタには、そのレジスタにデータが格納されて
いるかを示すフラグｆが１ビツトづつ付加されている。
５−ＬＯＯＰ上のデータをレジスタファイル３１０に取
シ込こもうとする時、送夕先のＢＬに対応するレジスタ
の７ラグｆがゝｒならば、ｉだ前のデータが残っており
新たに次のデータを取り込むことができず、レジスタ３
０２に取り込んだデータはそのまま５−ＬＯＯＰＫ出力
される。対応するレジスタのｆフィールドが４６で空の
場合には、レジスタ３０２に取シ込んだデータをレジス
フアイル内の対応するレジスタに取り込み、そのレジス
タのフラグｆを了とし、かつレジスタ３０２に取り込ん
だ５−ＬＯＯＰ上のパケットのｆフィールド２１３を０
とし％ ５−ＬＯＯＰに送出しデータを受は取り九こと
を表示する。この結果データの送フ手は次のデータをそ
のパケットに栽せることか可能となる。
シ込こもうとする時、送夕先のＢＬに対応するレジスタ
の７ラグｆがゝｒならば、ｉだ前のデータが残っており
新たに次のデータを取り込むことができず、レジスタ３
０２に取り込んだデータはそのまま５−ＬＯＯＰＫ出力
される。対応するレジスタのｆフィールドが４６で空の
場合には、レジスタ３０２に取シ込んだデータをレジス
フアイル内の対応するレジスタに取り込み、そのレジス
タのフラグｆを了とし、かつレジスタ３０２に取り込ん
だ５−ＬＯＯＰ上のパケットのｆフィールド２１３を０
とし％ ５−ＬＯＯＰに送出しデータを受は取り九こと
を表示する。この結果データの送フ手は次のデータをそ
のパケットに栽せることか可能となる。
Ｂ Ｌ １６０からＢＬ１７５に対し送出されたデータ
は、上に説明し九手順によシＢＬ１７２のレジスタファ
イル３１０に取り込まれる。次にＢＬ１７２は信号線３
４０よりレジスタ３０４に取シ込′まれたＤ−ＬＯＯＰ
上のバケツ）１監視しておＬ第４１１ （ａ）そのｔフ
イ、−ルド２２４が、転送先のＢＬ番号を示し、かつｆ
フィールド２２３が′♂でそのパケットが空であること
を検出すれば、レジスタ７アイルに取シ込んだデータを
マルチプレクサ３５０を介して信号線３４１によシＤ−
ＬＯＯＰＫ出力する。この時Ｄ−ＬＯＯＰ上のｆフィー
ルド２２ ａ ｔ’ｒにする。ｔたレジスタファイル内
の対応するレジスタの７，７グｒ ｔ”ｃｉとし１次の
データ１８−ＬＯＯＰから受は取れるようにする。
は、上に説明し九手順によシＢＬ１７２のレジスタファ
イル３１０に取り込まれる。次にＢＬ１７２は信号線３
４０よりレジスタ３０４に取シ込′まれたＤ−ＬＯＯＰ
上のバケツ）１監視しておＬ第４１１ （ａ）そのｔフ
イ、−ルド２２４が、転送先のＢＬ番号を示し、かつｆ
フィールド２２３が′♂でそのパケットが空であること
を検出すれば、レジスタ７アイルに取シ込んだデータを
マルチプレクサ３５０を介して信号線３４１によシＤ−
ＬＯＯＰＫ出力する。この時Ｄ−ＬＯＯＰ上のｆフィー
ルド２２ ａ ｔ’ｒにする。ｔたレジスタファイル内
の対応するレジスタの７，７グｒ ｔ”ｃｉとし１次の
データ１８−ＬＯＯＰから受は取れるようにする。
当然のことなからｔフィールドが相手先のＢＬ番号であ
りたとしても、ｆフィールドが了であれば、前のデータ
が取フ込まれていないことを示しており、データはレジ
スタファイルに残されたままになっている。ＢＬ１７５
はＤ−ＬＯＯＰ上のパケットを信号線３４０を介し取シ
込み、ｔフィルド２２４が自分の番号であり、かつｆフ
ィールドがＴであれば、そのデータをレジスタ３０１に
取少込み信号１ＩＩ３５１を介してプロセッサに送夕つ
ける。この時Ｄ−ＬＯＯＰへはｆフィールド２２ ａ
ｆｏとしたパケットｔＤ−ＬＯＯＰに送出し、次のデー
タが受は取れることを示す、なお以前にレジスタ３０１
に取シ込んだデータが末だプロセッサに送シっけられて
いなければ、Ｄ−ＬＯＯＰのデータは受は取られず。
りたとしても、ｆフィールドが了であれば、前のデータ
が取フ込まれていないことを示しており、データはレジ
スタファイルに残されたままになっている。ＢＬ１７５
はＤ−ＬＯＯＰ上のパケットを信号線３４０を介し取シ
込み、ｔフィルド２２４が自分の番号であり、かつｆフ
ィールドがＴであれば、そのデータをレジスタ３０１に
取少込み信号１ＩＩ３５１を介してプロセッサに送夕つ
ける。この時Ｄ−ＬＯＯＰへはｆフィールド２２ ａ
ｆｏとしたパケットｔＤ−ＬＯＯＰに送出し、次のデー
タが受は取れることを示す、なお以前にレジスタ３０１
に取シ込んだデータが末だプロセッサに送シっけられて
いなければ、Ｄ−ＬＯＯＰのデータは受は取られず。
そのｔまＤ−ＬＯＯＰ上に送シ出される。
以上説明し九ように、データは８−ＬＯＯＰ、Ｄ−ＬＯ
ＯＰを介して目的のプロセッサに転送されていくが、５
−ＬＯＯＰ上ではそのループ上のＢＬに対応して１つの
パケットが回っておシ、他のＢＬが同時にデータを転送
しても何ら影響を受けることなく。
ＯＰを介して目的のプロセッサに転送されていくが、５
−ＬＯＯＰ上ではそのループ上のＢＬに対応して１つの
パケットが回っておシ、他のＢＬが同時にデータを転送
しても何ら影響を受けることなく。
データ′ｅＳ−ＬＯＯＰ上のパケットに送り出すことが
できる。さらにＤ−ＬＯＯＰ上においても、転送先のＢ
Ｌに対応して１つのパケットが回っているため、■−の
ＢＬへのデータ転送が、複ａ（！ｌｉｔのＢＬから行な
われないかぎゃ、他のデータ転送の影響を受けることな
く、目的のＢＬに対するＤ−ＬＯＯＰ上のパケットへデ
ータを送り出すことができる。すなわち本発明によれば
、すべてのプロセッサは、対応するＢＬを介して、全く
同時に１転送先が異る限り、互に競合することなく、デ
ータを転送することができる。またこの結合方式を実現
する上での結合手段であるＢＬは、プロセッサの台数外
あれば良く、マトリックススイッチ等に比べ非常に少い
ハードウェアで実現できる。さらにとのＢＬは全く同一
仕様であ５．ＬＳＩ化に適した結合方式と考えられる。
できる。さらにＤ−ＬＯＯＰ上においても、転送先のＢ
Ｌに対応して１つのパケットが回っているため、■−の
ＢＬへのデータ転送が、複ａ（！ｌｉｔのＢＬから行な
われないかぎゃ、他のデータ転送の影響を受けることな
く、目的のＢＬに対するＤ−ＬＯＯＰ上のパケットへデ
ータを送り出すことができる。すなわち本発明によれば
、すべてのプロセッサは、対応するＢＬを介して、全く
同時に１転送先が異る限り、互に競合することなく、デ
ータを転送することができる。またこの結合方式を実現
する上での結合手段であるＢＬは、プロセッサの台数外
あれば良く、マトリックススイッチ等に比べ非常に少い
ハードウェアで実現できる。さらにとのＢＬは全く同一
仕様であ５．ＬＳＩ化に適した結合方式と考えられる。
さらに第３図から明らかなように、各ＢＬ間の配繕はす
べて１：１であ九反射等によるノイズの低い結合方式を
提供することができる。
べて１：１であ九反射等によるノイズの低い結合方式を
提供することができる。
′Ｍ１図は本発明による並列処理システム構成図、第２
図はデータ転送パケットのフォーマット図。 第３図は結合手段の一構成図、ｇ４図は各ループの制御
手順を示す図、ｍｓ図及び第６図は従来システムを示す
図である。 １４０−％−１４３プロセッサ １６０〜１７５ 結合手段 Ｂ Ｌ （Ｂｕｓ Ｌｏ
ｇｉｃ）１５０〜１５３ ５−ＬＯＯＰ １５４〜１５７ Ｄ−ＬＯＯＰ 第１図 第４図 （ａ）ｏ−Ｌｏｏｐ ＋用罠
図はデータ転送パケットのフォーマット図。 第３図は結合手段の一構成図、ｇ４図は各ループの制御
手順を示す図、ｍｓ図及び第６図は従来システムを示す
図である。 １４０−％−１４３プロセッサ １６０〜１７５ 結合手段 Ｂ Ｌ （Ｂｕｓ Ｌｏ
ｇｉｃ）１５０〜１５３ ５−ＬＯＯＰ １５４〜１５７ Ｄ−ＬＯＯＰ 第１図 第４図 （ａ）ｏ−Ｌｏｏｐ ＋用罠
Claims (1)
- 多数のプロセッサ（ｍ×ｎ台以下とする）からなる並列
処理システムのプロセッサ結合装置において、各プロセ
ッサに対応して結合手段（ＢＬ）を設け、このＢＬをｍ
行×ｎ列の短形状に配置し、各列方向のｍ個のＢＬをそ
れぞれＳ−ＬＯＯＰと呼ぶループで結合し、さらに各行
方向のｎ個のＢＬをそれぞれＤ−ＬＯＯＰと呼ぶループ
で結合し、該ｎ個のＳ−ＬＯＯＰ上およびｍ個のＤ−Ｌ
ＯＯＰ上にそれぞれ各ループ上のＢＬに対応したパケッ
トを巡回せしめ、各ＢＬに、転送すべきデータを、該Ｂ
Ｌの属するＳ−ＬＯＯＰ上のＢＬに対応して設けられた
パケットに、転送すべきデータとともに送り先のＢＬ番
号を載せＳ−ＬＯＯＰ上を巡回せしめる手段と、Ｓ−Ｌ
ＯＯＰ上を巡回してしるパケット上の送り先のＢＬ番号
を監視し、該パケット上のデータがその番号で示される
ＢＬが属するＤ−ＬＯＯＰ上のｎ個のＢＬのいづれかへ
転送するデータであればそのデータを取り込み、さらに
Ｄ−ＬＯＯＰ上を巡回せしめる手段とを具備せしめたこ
とを特徴とするプロセッサ結合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4847286A JPS62206660A (ja) | 1986-03-07 | 1986-03-07 | プロセツサ結合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4847286A JPS62206660A (ja) | 1986-03-07 | 1986-03-07 | プロセツサ結合装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62206660A true JPS62206660A (ja) | 1987-09-11 |
Family
ID=12804321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4847286A Pending JPS62206660A (ja) | 1986-03-07 | 1986-03-07 | プロセツサ結合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62206660A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0830571A (ja) * | 1995-07-24 | 1996-02-02 | Hitachi Ltd | データ転送ネットワーク |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54140437A (en) * | 1978-04-24 | 1979-10-31 | Toshiba Corp | Parallel process system |
| JPS60140457A (ja) * | 1983-12-28 | 1985-07-25 | Hitachi Ltd | コンピュータシステム |
| JPS60175174A (ja) * | 1984-02-21 | 1985-09-09 | Agency Of Ind Science & Technol | 並列デ−タ転送方式 |
-
1986
- 1986-03-07 JP JP4847286A patent/JPS62206660A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54140437A (en) * | 1978-04-24 | 1979-10-31 | Toshiba Corp | Parallel process system |
| JPS60140457A (ja) * | 1983-12-28 | 1985-07-25 | Hitachi Ltd | コンピュータシステム |
| JPS60175174A (ja) * | 1984-02-21 | 1985-09-09 | Agency Of Ind Science & Technol | 並列デ−タ転送方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0830571A (ja) * | 1995-07-24 | 1996-02-02 | Hitachi Ltd | データ転送ネットワーク |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006791B1 (ko) | 패킷 스위치식 다중포트 메모리 n×m 스위치 노드 및 처리 방법 | |
| JP3628706B2 (ja) | メモリインタフェースユニット、共有メモリスイッチシステムおよび関連の方法 | |
| Patel | Processor-memory interconnections for multiprocessors | |
| KR900006793B1 (ko) | 패킷 스위치 다중 대기행렬 NxM 스위치 노오드 및 처리 방법 | |
| US5053942A (en) | Bit-sliced cross-connect chip having a tree topology of arbitration cells for connecting memory modules to processors in a multiprocessor system | |
| US4952930A (en) | Multipath hierarchical network | |
| TW201108668A (en) | Buffered crossbar switch system | |
| IE49451B1 (en) | Digital communication networks employing speed independent switches | |
| JPH02501183A (ja) | 層をなしたネツトワーク | |
| US6356109B1 (en) | Programmable device | |
| JPS6360579B2 (ja) | ||
| JP2005004895A (ja) | 同期バンク型メモリ | |
| JPS6259495A (ja) | 通信接続スイッチの優先処理手順を修正する方法 | |
| US5388230A (en) | Parallel processor having multi-processing units either connected or bypassed in either series or parallel by the use of bus switching | |
| US5717646A (en) | Random access multiport memory capable of simultaneously accessing memory cells from a plurality of interface ports | |
| JPS62206660A (ja) | プロセツサ結合装置 | |
| CN101014948A (zh) | 单指令多数据处理器结构中的互连 | |
| JP2006260127A (ja) | 結合網およびそれを用いたマルチポートメモリ | |
| US6901070B2 (en) | Dynamically programmable integrated switching device using an asymmetric 5T1C cell | |
| US9268600B2 (en) | Picoengine pool transactional memory architecture | |
| JPH0351340B2 (ja) | ||
| JP3323142B2 (ja) | クロスバ装置、多段クロスバ装置及び情報処理装置 | |
| JPH07110798A (ja) | 並列処理システム | |
| JP3609908B2 (ja) | 計算機接続装置 | |
| JP2883750B2 (ja) | 無限のチャネル拡張性を有するディジタル通信回路網 |