JPS62210620A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62210620A JPS62210620A JP61052695A JP5269586A JPS62210620A JP S62210620 A JPS62210620 A JP S62210620A JP 61052695 A JP61052695 A JP 61052695A JP 5269586 A JP5269586 A JP 5269586A JP S62210620 A JPS62210620 A JP S62210620A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon
- base
- window
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ベース引出し部にポリシリコンを使用する際の加工方法
で、ベースとポリシリコンのコンタクト部分のみをポリ
ッシング（ｐｏｌｉｓｈｉｎｇ ＋研摩）で始めに埋込
み形成する方法である。
で、ベースとポリシリコンのコンタクト部分のみをポリ
ッシング（ｐｏｌｉｓｈｉｎｇ ＋研摩）で始めに埋込
み形成する方法である。
本発明は半導体装置の製造方法に関するもので、更に詳
しく言えば、超自己整合方式（Ｓｕｐｅｒ Ｓｅｌｆ−
ａｌｉｇｎｍｅｎｔ Ｔｅｃｈｎｏｌｏｇｙ＋ ＳＳＴ
）でトランジスタを形成する方法の改良に関するもの
である。
しく言えば、超自己整合方式（Ｓｕｐｅｒ Ｓｅｌｆ−
ａｌｉｇｎｍｅｎｔ Ｔｅｃｈｎｏｌｏｇｙ＋ ＳＳＴ
）でトランジスタを形成する方法の改良に関するもの
である。
自己整合方式で内部ベースとエミッタを形成し、内部ベ
ースを囲む外部ベースとベース引出し部とを設けたＳＳ
Ｔは知られているもので、第２図にかかる方法を実施す
る工程が断面図で示される。
ースを囲む外部ベースとベース引出し部とを設けたＳＳ
Ｔは知られているもので、第２図にかかる方法を実施す
る工程が断面図で示される。
先ず第２図（ａｌに示される如く、例えばｐ型のシリコ
ン基板３１に５００人の膜厚の酸化膜（ＳｉＯ２膜）３
２を付け、その上に窒化シリコン膜（Ｓｉ３Ｎｑ膜）３
３を１５００人の膜厚に形成し、次いで窒化シリコン膜
３３上に多結晶シリコン（ポリシリコン）を２０００人
の膜厚に堆積してポリシリコン膜３４を形成する。
ン基板３１に５００人の膜厚の酸化膜（ＳｉＯ２膜）３
２を付け、その上に窒化シリコン膜（Ｓｉ３Ｎｑ膜）３
３を１５００人の膜厚に形成し、次いで窒化シリコン膜
３３上に多結晶シリコン（ポリシリコン）を２０００人
の膜厚に堆積してポリシリコン膜３４を形成する。
次に、ポリシリコン膜３４上に図示しないレジスト膜を
形成し、それをバターニングして得られるレジストパタ
ーンをマスクにして、リアクティブ・イオン・エツチン
グ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ。
形成し、それをバターニングして得られるレジストパタ
ーンをマスクにして、リアクティブ・イオン・エツチン
グ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ。
ＲＩＥ ）によりポリシリコン膜３４をエツチングして
第２図ｆｂｌに示される如く窓３５を窓開けする。窓３
５の幅は後工程で作られるエミツタ幅に対応して設定す
る。
第２図ｆｂｌに示される如く窓３５を窓開けする。窓３
５の幅は後工程で作られるエミツタ幅に対応して設定す
る。
次に第２図（Ｃ）に示される如く、化学気相成長法（Ｃ
ＶＤ法）によって５ｉ０２を３０００人の膜厚に堆積し
て５ｉ０２１１美３６を形成する。
ＶＤ法）によって５ｉ０２を３０００人の膜厚に堆積し
て５ｉ０２１１美３６を形成する。
次いで、第２図（ｄｌに示される如（ＳｉＯ２膜３６全
３６チングして窓３５の部分で窒化シリコン膜３３を露
出させる。
３６チングして窓３５の部分で窒化シリコン膜３３を露
出させる。
次いで、燐酸ボイルで窓３５の部分の窒化シリコン膜を
第２図ｆｅ）に示される如くサイドエツチングを伴って
エツチングし、ひさし状のポリシリコン膜３４の下に空
／１ｉｌｉＩ３７を作る。
第２図ｆｅ）に示される如くサイドエツチングを伴って
エツチングし、ひさし状のポリシリコン膜３４の下に空
／１ｉｌｉＩ３７を作る。
次に、エツチングされた窒化シリコン膜の下にあった５
ｉ０２膜３２をエツチングして第２図ｆｆ）に示される
如く基板を露出する。
ｉ０２膜３２をエツチングして第２図ｆｆ）に示される
如く基板を露出する。
次いで減圧ＣＶＤ法でポリシリコンを２０００人の膜厚
に成長し、ポリシリコン膜３日を形成する（第２図（ｇ
））。減圧ＣＶＤ法ではポリシリコン同士の衝突が少な
いので、上記したサイドエツチングで形成された空洞３
７もポリシリコンできれいに埋め込まれる。
に成長し、ポリシリコン膜３日を形成する（第２図（ｇ
））。減圧ＣＶＤ法ではポリシリコン同士の衝突が少な
いので、上記したサイドエツチングで形成された空洞３
７もポリシリコンできれいに埋め込まれる。
次にＫＯＨを用いるウェットエツチングで、空洞３７内
にはポリシリコン３８ａを残し、基板３１０表面が露出
するまでエツチングし、 ５４０２１１Ｎ３９を形成し
、内部ベース４０ａ、外部ベース４０ｂ１エミツタ４１
を形成する（第２図（ｈ））。外部ベース４０ｂは空洞
３７内のポリシリコンとコンタクトがとられているので
、ベース引出し部は空洞３７内のポリシリコン膜３８と
はじめの段階で作られたポリシリコン膜３４によって形
成される。
にはポリシリコン３８ａを残し、基板３１０表面が露出
するまでエツチングし、 ５４０２１１Ｎ３９を形成し
、内部ベース４０ａ、外部ベース４０ｂ１エミツタ４１
を形成する（第２図（ｈ））。外部ベース４０ｂは空洞
３７内のポリシリコンとコンタクトがとられているので
、ベース引出し部は空洞３７内のポリシリコン膜３８と
はじめの段階で作られたポリシリコン膜３４によって形
成される。
〔発明がＩＶ？、決しようとする問題点〕第２図ｔｈ）
を参照して説明したポリシリコン膜３８のエツチングに
おいて基板表面を露出するのであるが、このエツチング
で基板上にポリシリコンがきれいに除去されることを保
証するためにややオーバーエツチング気味にエツチング
する。そのため、同図にＥで示すポリシリコン膜３８の
開口部の幅が一定しない。かくして、ウェハプロセスに
おいてパンチ処理ができず、１枚ずつのウェハを作業者
がエツチングの進展を見守りなからエツチングするので
、作業性に優れず、それに加えて前記した如きオーバー
エツチングのために制御性と再現性が良くエツチングさ
れず、各ウェハごとに開口部の幅Ｅが不均一になり、そ
の結果ベース抵抗、ひいては形成されるデバイスの動作
速度にバラツキが生じる問題がある。
を参照して説明したポリシリコン膜３８のエツチングに
おいて基板表面を露出するのであるが、このエツチング
で基板上にポリシリコンがきれいに除去されることを保
証するためにややオーバーエツチング気味にエツチング
する。そのため、同図にＥで示すポリシリコン膜３８の
開口部の幅が一定しない。かくして、ウェハプロセスに
おいてパンチ処理ができず、１枚ずつのウェハを作業者
がエツチングの進展を見守りなからエツチングするので
、作業性に優れず、それに加えて前記した如きオーバー
エツチングのために制御性と再現性が良くエツチングさ
れず、各ウェハごとに開口部の幅Ｅが不均一になり、そ
の結果ベース抵抗、ひいては形成されるデバイスの動作
速度にバラツキが生じる問題がある。
本発明はこのような点に鑑みて創作されたもので、ＳＳ
Ｔによってトランジスタを作る際に、ベース引出し部が
制御性、再現性良く形成されうる方法を提供することを
目的とする。
Ｔによってトランジスタを作る際に、ベース引出し部が
制御性、再現性良く形成されうる方法を提供することを
目的とする。
第１図（ａｌないしくｇｌは本発明実施例の断面図であ
る。
る。
本発明の方法においては、シリコン基板１１上に形成し
たＳｉＯ２膜１２膜室２シリコン膜１３にベースコンタ
クトをとるための窓１４を窓開けし、全面にポリシリコ
ン１５を堆積し、このポリシリコン１５をポリッシング
して前記窓１４のみにポリシリコン１５ａを残し、次い
で全面にベース引出し部のボリシリコン１６を堆積し、
その表面上に５ｉ０２膜１７を形成し、ベース拡散をな
し、 ５ｉ０２１Ｑ１７にエミッタ形成用の基板表面を
露出する窓１９を窓開けし、エミッタ２１を形成する。
たＳｉＯ２膜１２膜室２シリコン膜１３にベースコンタ
クトをとるための窓１４を窓開けし、全面にポリシリコ
ン１５を堆積し、このポリシリコン１５をポリッシング
して前記窓１４のみにポリシリコン１５ａを残し、次い
で全面にベース引出し部のボリシリコン１６を堆積し、
その表面上に５ｉ０２膜１７を形成し、ベース拡散をな
し、 ５ｉ０２１Ｑ１７にエミッタ形成用の基板表面を
露出する窓１９を窓開けし、エミッタ２１を形成する。
上記方法においては、ベースとコンタクトするポリシリ
コンは確定的に形成された窓内のみにポリシリコンを残
すことによって作られ、他方エミッタ（内部ベース）形
成用の窓もベース引出し部のポリシリコンのエツチング
をＲＩＥによってなすことにより一定の寸法で形成され
るので、ベース抵抗のバラツキが防止されるのである。
コンは確定的に形成された窓内のみにポリシリコンを残
すことによって作られ、他方エミッタ（内部ベース）形
成用の窓もベース引出し部のポリシリコンのエツチング
をＲＩＥによってなすことにより一定の寸法で形成され
るので、ベース抵抗のバラツキが防止されるのである。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図は本発明の方法を実施する工程における半導体装
置要部の断面図である。
置要部の断面図である。
第１図（ａｌ参照：
半導体基板例えばｐ型シリコン基板１１上にいずれもＣ
ＶＤ法で５ｉ０２［１２と窒化シリコン膜１３をそれぞ
れ２０００人と５００人の膜厚に成長する。
ＶＤ法で５ｉ０２［１２と窒化シリコン膜１３をそれぞ
れ２０００人と５００人の膜厚に成長する。
第１図（ｂ）参照：
窒化シリコン膜１３と ＳｉＯ２膜１２にベースコンタ
クト（接続）をとるための窓１４を基板１１に達するま
で窓開けする。次いで、全面にポリシリコン膜１５を５
０００人の膜厚に成長する。
クト（接続）をとるための窓１４を基板１１に達するま
で窓開けする。次いで、全面にポリシリコン膜１５を５
０００人の膜厚に成長する。
第１図ｔｃ＋参照：
次いで、スラリーを用いるポリッシング（エツチングを
伴う機械的研磨）によってポリシリコン膜１５を窒化シ
リコン膜１３が露出するまで研磨し、窓１４内のみにベ
ースとコンタクトをとるためのポリシリコン１５ａを残
す。窒化シリコン膜１３は前記したポリッシングにおい
てストッパーとして（すＪ ＜。
伴う機械的研磨）によってポリシリコン膜１５を窒化シ
リコン膜１３が露出するまで研磨し、窓１４内のみにベ
ースとコンタクトをとるためのポリシリコン１５ａを残
す。窒化シリコン膜１３は前記したポリッシングにおい
てストッパーとして（すＪ ＜。
第１図（ｄｌ参照：
窒化シリコン膜１３をウォッシュ・アウトによって除去
し、全面にポリシリコンを６０００人の厚さに堆積して
ベース引出しのためのポリシリコン膜１６を形成する。
し、全面にポリシリコンを６０００人の厚さに堆積して
ベース引出しのためのポリシリコン膜１６を形成する。
第１図（ｅｌ参照：
ポリシリコン膜の表面に酸化によって５ｉ０２膜１７を
２０００人の膜厚に形成し、例えばボロンをイオン注入
し、アニールによってベース１８を形成する。
２０００人の膜厚に形成し、例えばボロンをイオン注入
し、アニールによってベース１８を形成する。
イオン注入によってポロンイオンは点線で示す如く基板
内に打ち込まれるが、それはアニールによって拡散して
実線で示すベース１８が作られる。
内に打ち込まれるが、それはアニールによって拡散して
実線で示すベース１８が作られる。
第１図（ｆ）参照：
全面に塗布したレジストをパターニングして作られる図
に点線で示すレジストパターン２０をマスクにしてＳｉ
Ｏ２膜１７とポリシリコン膜１６を基板表面が露出する
までエツチングし、レジストパターン２０を除去し、酸
化によって露出されたポリシリコン膜１６の側壁と基板
表面に５ｉ０２膜２１を形成する。
に点線で示すレジストパターン２０をマスクにしてＳｉ
Ｏ２膜１７とポリシリコン膜１６を基板表面が露出する
までエツチングし、レジストパターン２０を除去し、酸
化によって露出されたポリシリコン膜１６の側壁と基板
表面に５ｉ０２膜２１を形成する。
第１図＋ｇ）参照：
ＲＩＨによって基板表面上のＳｉＯ２膜２１全２１し、
エミッタ拡散によってエミッタ２２を形成する。
エミッタ拡散によってエミッタ２２を形成する。
以後、通常の技術でエミッタ電極を形成してトランジス
タを完成する。
タを完成する。
上記した方法によると、ベースとコンタクトをとる部分
は確定的に作られた窓１４内に残ったポリシリコンによ
って作られ、後の工程でこのポリシリコンと一体化する
ベース引出しのポリシリコンが成長されるので、ウェハ
プロセスにおいてベース抵抗のバラツキが防止されるの
である。加えて、エミッタも所定の寸法で再現性良（形
成されるものである。
は確定的に作られた窓１４内に残ったポリシリコンによ
って作られ、後の工程でこのポリシリコンと一体化する
ベース引出しのポリシリコンが成長されるので、ウェハ
プロセスにおいてベース抵抗のバラツキが防止されるの
である。加えて、エミッタも所定の寸法で再現性良（形
成されるものである。
以上述べてきたように本発明によれば、最初に窓１４に
ポリシリコンを埋め込むことにより、後工程で従来の如
くポリシリコンと基板とのコンタクト部のせばまりがな
くなり、抵抗が安定し、動作速度の一定したトランジス
タが作られる効果がある。
ポリシリコンを埋め込むことにより、後工程で従来の如
くポリシリコンと基板とのコンタクト部のせばまりがな
くなり、抵抗が安定し、動作速度の一定したトランジス
タが作られる効果がある。
第１図（ａｌないしｆｇ＋は本発明実施例の断面図、第
２図（ａｌないしくｈｌは従来例の断面図である。 第１図において、 １１はシリコン基板、 １２は ５ｉＯｚ膜、 １３は窒化シリコン膜、 １４は窓、 １５はポリシリコン膜、 １５ａは窓１４内のポリシリコン、 １６はポリシリコン膜、 １７は ＳｉＯ２膜、 １８はベース、 １９は窓、 ２０はレジストパターン、 ２１は ５ｉ０２膜、 ２２はエミッタである。 代理人 弁理士 久木元 彰 復代理人 弁理士 大 菅 義 之 １；イ々二ＥＭＩｎ、イク弓ａ旨り−６１ＬＤ第１図 ２ＦＦ明裏う「詫−イタ１１眸飼稈コ 第１図 ４袖疋二貸しイク１１ 田ゴＹ圧ｈロコ第２図 、−Ｊσリソ１コン壓１３８ ｆＡｉｓＩＭｉｌｌ 第２図
２図（ａｌないしくｈｌは従来例の断面図である。 第１図において、 １１はシリコン基板、 １２は ５ｉＯｚ膜、 １３は窒化シリコン膜、 １４は窓、 １５はポリシリコン膜、 １５ａは窓１４内のポリシリコン、 １６はポリシリコン膜、 １７は ＳｉＯ２膜、 １８はベース、 １９は窓、 ２０はレジストパターン、 ２１は ５ｉ０２膜、 ２２はエミッタである。 代理人 弁理士 久木元 彰 復代理人 弁理士 大 菅 義 之 １；イ々二ＥＭＩｎ、イク弓ａ旨り−６１ＬＤ第１図 ２ＦＦ明裏う「詫−イタ１１眸飼稈コ 第１図 ４袖疋二貸しイク１１ 田ゴＹ圧ｈロコ第２図 、−Ｊσリソ１コン壓１３８ ｆＡｉｓＩＭｉｌｌ 第２図
Claims (2)
- （１）半導体基板（１１）に形成した絶縁膜（１２、１
３）にベースとコンタクトをとる部分のための窓（１４
）を形成し、 前記窓（１４）内のみにベースコンタクト部となる多結
晶シリコン（１５ａ）を埋め込み、 前記多結晶シリコン（１５ａ）の上にベース引出しのた
めの多結晶シリコン膜（１６）を形成することを特徴と
する半導体装置の製造方法。 - （２）半導体基板（１１）上に順に酸化膜（１２）と窒
化シリコン膜（１３）を形成する工程、 窒化シリコン膜（１３）と酸化膜（１２）に窓（１４）
を窓開けする工程、 全面に多結晶シリコン膜（１５）を成長し、同膜（１５
）をポリッシングして窓（１４）内のみに多結晶シリコ
ン（１５ａ）を残す工程、 窒化シリコン膜（１５）を除去し、全面に多結晶シリコ
ン膜（１６）を成長し、その表面に酸化膜（１７）を形
成し、次いでベース拡散によってベース（１８）を形成
する工程、酸化膜（１７）と多結晶シリコン膜（１６）
に基板に達する窓（１９）を形成し、窓の側壁と基板表
面に酸化膜（２１）を形成する工程、および 基板表面上の酸化膜（２１）を除去し、エミッタ拡散に
よりエミッタ（２２）を形成する工程を含む特許請求の
範囲第１項記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61052695A JPS62210620A (ja) | 1986-03-12 | 1986-03-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61052695A JPS62210620A (ja) | 1986-03-12 | 1986-03-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62210620A true JPS62210620A (ja) | 1987-09-16 |
Family
ID=12922020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61052695A Pending JPS62210620A (ja) | 1986-03-12 | 1986-03-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62210620A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246325A (ja) * | 1989-02-13 | 1990-10-02 | Internatl Business Mach Corp <Ibm> | トランジスタの製造方法 |
-
1986
- 1986-03-12 JP JP61052695A patent/JPS62210620A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246325A (ja) * | 1989-02-13 | 1990-10-02 | Internatl Business Mach Corp <Ibm> | トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5455194A (en) | Encapsulation method for localized oxidation of silicon with trench isolation | |
| JPS6340337A (ja) | 集積回路分離法 | |
| US4465532A (en) | Method for forming an isolation region for electrically isolating elements | |
| JPS63234534A (ja) | 半導体素子の製造方法 | |
| JPH0158661B2 (ja) | ||
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| JPS58202545A (ja) | 半導体装置の製造方法 | |
| JPS5898943A (ja) | 半導体装置の製造方法 | |
| JPS62210620A (ja) | 半導体装置の製造方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPS59135743A (ja) | 半導体装置およびその製造方法 | |
| US6261966B1 (en) | Method for improving trench isolation | |
| JPS63276263A (ja) | 半導体集積回路装置 | |
| JPS62186551A (ja) | 半導体装置の製造方法 | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| JPH01184852A (ja) | スペーサでマスクされたｖｌｓｉプロセス | |
| JPS60245250A (ja) | 半導体装置の製造方法 | |
| JPH0726843Y2 (ja) | 半導体素子分離構造 | |
| JPS6271247A (ja) | 半導体装置の製造方法 | |
| JPH02283029A (ja) | 半導体装置の製造方法 |