JPH0726843Y2 - 半導体素子分離構造 - Google Patents

半導体素子分離構造

Info

Publication number
JPH0726843Y2
JPH0726843Y2 JP1988014925U JP1492588U JPH0726843Y2 JP H0726843 Y2 JPH0726843 Y2 JP H0726843Y2 JP 1988014925 U JP1988014925 U JP 1988014925U JP 1492588 U JP1492588 U JP 1492588U JP H0726843 Y2 JPH0726843 Y2 JP H0726843Y2
Authority
JP
Japan
Prior art keywords
element isolation
polysilicon
nitride film
silicon nitride
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1988014925U
Other languages
English (en)
Other versions
JPH01120340U (ja
Inventor
正博 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1988014925U priority Critical patent/JPH0726843Y2/ja
Publication of JPH01120340U publication Critical patent/JPH01120340U/ja
Application granted granted Critical
Publication of JPH0726843Y2 publication Critical patent/JPH0726843Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は半導体記憶装置等の半導体装置の素子分離構造
に関するものである。
〈従来の技術〉 従来の半導体装置における素子分離は、シリコン窒化膜
をマスクとして局部的に厚い酸化膜を半導体基板に形成
するロコス（LOCOS）法により形成されていた。
〈考案が解決しようとする問題点〉 上記従来のロコス法を用いた基板構造ではバーズビーク
が発生し、素子分離幅がシフトして大きくなってしま
い、高集積デバイスには使用不可能になってきている。
その後バーズビークを小さくしてシフトを抑えるオセロ
法が開発されたが工程が複雑であり、ドライエッチング
の使用によりバラツキも大きい。また溝掘り、穴埋め型
の手法も開発されつつあるが、ドライエッチングによる
エッチング法を用いているためバラツキが大きく平坦化
が難しい。また従来の技術では高集積化に伴う工程の増
加により表面が種々の条件下におかれるため膜減りが大
きな問題となっている。本考案は上記従来構造の問題点
に鑑みてなされたものである。
〈問題点を解決するための手段〉 本考案では溝掘り型分離により分離幅のシフトをなく
し、平坦化を熱酸化で行うことによりバラツキを低減し
分離溝上部をシリコン窒化膜で覆った素子分離構造とす
ることによりフッ酸等による膜減りを防止せんとするも
のである。
〈作用〉 溝掘り構造によって素子分離を行うため分離のために要
する領域が少なくて済み、高密度化を図ることができ
る。
〈実施例〉 第１図は本考案による一実施例を示し、シリコン半導体
基板１には隣接する素子間を分離するために、基板１を
エッチングして形成した溝２が形成され、該溝２の周壁
には必要に応じてボロン等の不純物がフィールドドープ
層３として形成されている。溝２の内壁は酸化膜４及び
シリコン窒化膜５で被われ、シリコン窒化膜５で被われ
た溝内部はポリシリコンを酸化してなる酸化物６が充填
されている。該酸化物６の上部は酸化膜８で被われた基
板表面とほぼ高さが同じになるようにポリシリコンが充
填され、このように充填された溝上部はシリコン窒化膜
９で被われている。
次に第２図（ａ）乃至（ｄ）に従って上記素子分離構造
の製造工程を説明する。
シリコン基板１上にシリコン酸化膜８を300Å形成した
後フォトレジストマスクとして異方性エッチングにより
深さ3000Åの溝２を形成する。
次に溝内にボロンの斜めイオン注入により１×1016／cm
3程度のP-層３を形成した後、シリコン酸化膜８をフッ
酸を用いて除去し、再度全面にシリコン酸化膜４を300
Å形成し、続いてシリコン窒化膜５を100Å堆積し、さ
らに続いてポリシリコンを5000Å堆積する。次にポリシ
リコンの上部5000Åを950℃スチーム酸化で酸化膜に変
え、バッファードフッ酸により除去し、残りのポリシリ
コンを950℃塩酸酸化により酸化膜６にする。次に再度
ポリシリコン７を5000Å堆積し、上部5000Åを950℃ス
チーム酸化により酸化膜に変えバッファードフッ酸によ
り除去し、RIEにより溝以外の基板表面上を被うシリコ
ン窒化膜５を除去する。次に1100℃NH3雰囲気でポリシ
リコン７の表面を50Å窒化して窒化膜９を形成する。以
上により工程中のフッ酸処理による膜減りのない、寸法
シフトのない素子分離領域が形成さる。シリコン基板領
域には従来公知の技術によりトランジスタ等の素子が形
成される。
〈考案の効果〉 以上本考案による素子分離領域は寸法シフトがないので
小さい面積で形成でき、またシリコン窒化膜で覆われて
いるので工程中のフッ酸処理等で膜減りすることがな
く、更に、シリコン窒化膜による被覆が十分でなくと
も、該シリコン窒化膜下にポリシリコンが存在するの
で、シリコン酸化物がフッ酸処理等により侵食されるこ
とがない。また、エッチバックを酸化工程で処理できる
ためバラツキを少なくでき均一性を向上させることがで
きる。
【図面の簡単な説明】
第１図は本考案による一実施例の素子分離構造を示す断
面図、第２図（ａ）乃至（ｄ）は同実施例の製造工程を
説明する断面図である。 1:シリコン基板、2:溝、4:酸化膜、5:シリコン窒化膜、
6:酸化物、7:ポリシリコン、8:酸化膜、9:シリコン窒化
膜。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】シリコン基板に設けられた溝の内壁に絶縁
    膜が形成されており、該絶縁膜で被われた溝内に、下部
    がシリコン酸化物層、上部がポリシリコン層から成る２
    層充填物が充填されており、上記ポリシリコン表面に開
    口部を被うようにシリコン窒化膜が形成されていること
    を特徴とする半導体素子分離構造。
JP1988014925U 1988-02-05 1988-02-05 半導体素子分離構造 Expired - Lifetime JPH0726843Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988014925U JPH0726843Y2 (ja) 1988-02-05 1988-02-05 半導体素子分離構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988014925U JPH0726843Y2 (ja) 1988-02-05 1988-02-05 半導体素子分離構造

Publications (2)

Publication Number Publication Date
JPH01120340U JPH01120340U (ja) 1989-08-15
JPH0726843Y2 true JPH0726843Y2 (ja) 1995-06-14

Family

ID=31226532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988014925U Expired - Lifetime JPH0726843Y2 (ja) 1988-02-05 1988-02-05 半導体素子分離構造

Country Status (1)

Country Link
JP (1) JPH0726843Y2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55102235A (en) * 1979-01-29 1980-08-05 Nippon Telegr & Teleph Corp <Ntt> Formation of interlayer conductive layer
JPS57204144A (en) * 1981-06-10 1982-12-14 Hitachi Ltd Insulating and isolating method for semiconductor integrated circuit
JPS58153349A (ja) * 1982-03-08 1983-09-12 Nec Corp 半導体装置の製造方法
JPS60241230A (ja) * 1984-05-16 1985-11-30 Hitachi Micro Comput Eng Ltd 半導体装置

Also Published As

Publication number Publication date
JPH01120340U (ja) 1989-08-15

Similar Documents

Publication Publication Date Title
US6228727B1 (en) Method to form shallow trench isolations with rounded corners and reduced trench oxide recess
US5326715A (en) Method for forming a field oxide film of a semiconductor device
JP3880207B2 (ja) トレンチ隔離の形成方法
US6143623A (en) Method of forming a trench isolation for semiconductor device with lateral projections above substrate
JPH09181164A (ja) 半導体装置及びその素子分離領域の形成方法
TWI234228B (en) Method of fabricating a shallow trench isolation
JPH06302684A (ja) 半導体素子のフィールド酸化膜形成方法
US5252511A (en) Isolation method in a semiconductor device
JPH09120989A (ja) スペーサを利用した半導体装置のトレンチの形成方法
KR20020042251A (ko) 반도체 소자의 분리구조 제조방법
JP4003844B2 (ja) 半導体装置の素子分離方法
JPH0726843Y2 (ja) 半導体素子分離構造
JPH1187487A (ja) 選択酸化方法
JP2955838B2 (ja) 半導体装置の製造方法
JPH08125010A (ja) 半導体装置の隔離構造とその製造方法
JPH07211710A (ja) 半導体デバイスの素子分離膜の形成方法
JPH0555361A (ja) 半導体装置及びその製造方法
JPH1092806A (ja) 半導体素子の分離領域形成方法
JPH07302791A (ja) 半導体素子のフィールド酸化膜の形成方法
JP3190144B2 (ja) 半導体集積回路の製造方法
JPH0729971A (ja) 半導体装置の製造方法
JPH0521592A (ja) 半導体装置の製造方法及び半導体装置
KR100203906B1 (ko) 반도체 소자의 소자분리막 제조방법
EP0716442B1 (en) Integrated circuit fabrication utilizing LOCOS process
JPH08330252A (ja) 半導体装置の製造方法