JPH01184852A - スペーサでマスクされたｖｌｓｉプロセス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体集積回路の製造方法に関するものである
。

従来の技術 集積回路を製造するにあたっては、素子のサイズを小さ
くすることにより素子の集積度を高めることが焦点にな
っている。素子のサイズを小さくするには、製造プロセ
スに特徴的な様々な処理工程で用いられるマスクまたは
パターニングされた層をさらに微細にすることのできる
改良された技術が必要とされる。

ＶＬＳ　Ｉプロセスで特に興味の対象となるのはパター
ニングされた層である。

このようなパターニング層には多くの応用が考えられる
。例えば、このようなパターニング層は、気相−同相拡
散、イオン打込み、選択酸化などの処理工程を実施する
ためのマスクとして利用することができる。さらに、こ
のようなパターニング層を半導体デバイスの異なる導体
層の間の誘電絶縁層としても利用することができ、その
場合、バターニング層にはスルーホールが形成される。

本発明をＶＬＳ　Ｉプロセスで特に役立つ窒化シリコン
層の処理に焦点をあてて議論するのがよかろう。もちろ
ん、本発明がこの場合だけに限られるわけではない。一
般に、窒化シリコン層の微細パターニングを行うにはフ
ォトリソグラフィーが利用されている。この方法には、
窒化シリコン層上にマスクとして機能するポジ型または
ネガ型のフォトレジストを堆積させ、このフォトレジス
トを光学的にパターニングし、このパターニングされた
フォトレジストを用いて下部の窒化シリコン層を対応す
るパターンにエツチングする操作が含まれる。エツチン
グは、一般には異方性の反応性イオンエツチング（ＲＩ
　Ｅ）により行う。

発明が解決しようとする課題 実際には、サブミクロンのサイズの開口部、例えば０．
５ミクロン幅の配線パターンをこの方法を用°いて信頼
性よく形成することは困難であることがわかっている。

というのは、このサイズが市販のフォトリソグラフィー
装置の分解能の限界だからである。

本発明は、スペーサ技術を利用してマスク工程でサブミ
クロンのサイズの開口部を形成することのできる改良さ
れた方法を提供することを目的とする。

課題を解決するための手段 本発明の第１の方法には、開口部が形成されることにな
る材料層、例えば窒化シリコン層の上に所望の最終パタ
ーンに対応する開口部を有するパターンをまず最初に形
成する操作が含まれる。しかし、このパターンの開口部
は最終製品における開口部の所望のサイズよりも大きい
。

次いで、開口部を有するこの第１の層の上に一様に第２
の層を堆積させて開口部を埋めるとともに、開口部が設
けられていない部分の厚さを増加させる。この結果得ら
れたものに対して異方性エツチングを行うことにより第
２の層を一様に薄くして再び開口部を形成する。しかし
、第２の層は最初の開口部の縁の領域が厚くなっている
ため、異方性エツチングにより形成された新しい開口部
のサイズは、第２の層がこの縁にスペーサを形成してい
る分だけ小さくなっている。２層のみを用いたこのタイ
プの方法では、この２つの層に対して同じマスク材料を
用いるのが好ましい。マスク材料として窒化シリコンを
用いるのであれば両方の層をともに窒化シリコンにする
のが一般的である。

しかし、この２つの窒化シリコン層の間に異なった材料
からなる緩衝層を挿入することによりさらに細かい制御
を行うことが可能になる。挿入層は最初の開口部の段を
高くするのに役立つ。しかも、この緩衝層があるために
異方性エツチングの結果として縁部に形成された窒化シ
リコンからなるスペーサの輪郭がよりくっきりとする。

さらに、このような緩衝層があると異方性エツチングの
終点の検出をより広い範囲で行えるようになるため終点
の検出が容易になる。

鉛直線に対する最終製品の開口部の方向は制御可能であ
るが、そのためには最初の開口部を対応するように形成
する必要がある。一般に、下部層の選択エツチング、イ
オン打込み、または選択酸化を行うためにマスクとして
開口部を有する層を用いる場合には側壁が鉛直であるこ
とが望ましい。

導体層間の誘電性スペーサとして開口部を有する層を用
い、電気的コンタクトのためのスルーホールとしてこの
開口部を利用する場合には、テーパ状の側壁のほうが望
ましい。

図面は実際通りの縮尺ではなく、通常ははるかに大きな
ワークピースのほんの一部だけを示している。

実施例 図面には、ワークピースとして使用される大きなシリコ
ンチップ１１の一部分の断面が示されている。このシリ
コンチップには多数の集積回路デバイスが形成されるこ
とになる。ここでは、集積回路をシリコンチップ内に形
成する工程でマスクとして使用されることになる窒化シ
リコン層に形成された所定のサイズの開口部を例にとっ
て本発明を説明する。図面を見やすくするためチップは
ほんの一部分しか図示されておらず、チップの上に積層
された窒化シリコン層に開口部が１つのみ形成される。

一般に、開口部が形成されることになる窒化シリコン層
１２は、熱処理により成長させた厚さ約２００オングス
トロームの酸化シリコン膜１４の上に形成される。この
酸化シリコン膜１４は、窒化シリコン層１２とチップの
間の緩衝層として機能する。

さらに、この酸化シリコン膜は、エツチング工程の終点
検出にも役立つ。上記の窒化シリコン層は厚さが約８０
０オングストロームであり、公知の任意の方法で堆積さ
せることができる。堆積方法としては、一般に化学気相
成長（ＣＶＤ）法または高周波プラズマ法が用いられる
。

次に窒化シリコン層１２をパターニングして開口部を形
成する。チップの一部のみを示した図面にはこの開口部
が１つのみ図示されている。開口部１６は鉛直な側壁１
８を有しており、全体の形状はマスクとして望ましい最
終開口形状となっている。

通常は、この開口部は従来法で信頼性よく形成できる範
囲で可能な限り小さくすることが望ましい。

この開口部の典型的なサイズは幅が１ミクロンである。

一般に、従来の方法には、フォトレジストを堆積させ、
パターニングされたマスクを通してチップを覆うこのフ
ォトレジストに光を照射してフォトレジストをマスクに
従って変化させ、このフォトレジストをマスクパターン
通りにエツチングする操作が含まれている。所望のパタ
ーニングがなされたフォトレジストは、下部の窒化シリ
コン層を対応するパターンにエツチングするためのマス
りとじて利用される。露出した窒化シリコン層を異方的
にエツチング除去してこの窒化シリコン層の開口部にほ
ぼ鉛直な側壁を残す方法として反応性イオンエツチング
が知られている。窒化シリコン層の下の酸化シリコン層
はエツチングを停止させるのに用いられる。

次に、チップ全体に第２の窒化シリコン層２０が堆積さ
れて開口部１６が充填されるとともにそれ以外の位置の
窒化シリコン層が厚くなる。この状態が第２図に示され
ている。この第２の窒化シリコン層の堆積にはやはり従
来と同じ方法が用いられる。

約１ミクロンの幅の開口部を約０．５ミクロンまで狭く
するには、この第２の窒化シリコン層の厚さを例えば約
２５００オングストロームにする。

次に、この結果得られたワークピースを再びエツチング
する。異方性エツチングにより今回は窒化シリコン層の
厚さを一様に薄くする。これは、従来の異方性プラズマ
エツチングにより実現することができる。このエツチン
グは、窒化シリコン層の最も薄い領域が除去されて酸化
シリコン層が露出するまで続ける。この段階で第３図に
示す構造が得られる。この図からは、第２の窒化シリコ
ン層が大部分除去されており、最初の開口部１６の側壁
１８に沿ってスペーサ２２のみが残っていることがわか
る。第２の窒化シリコン層の除去に用いたエツチングは
異方的であるため、この第２の窒化シリコン層がほぼも
との厚さを保ったままこの開口部内にスペーサ２２とし
て侵入している。このように開口部のサイズが小さくな
ったからには、この開口部を有するチップを従来通りの
方法でさらに処理することができる。例えば、開口部を
有するこの窒化シリコン層は、ＶＬＳＩプロセスで通常
実施される工程であるシリコン基板の特性を変化させる
ためにイオンを打込むイオン打込み工程でのマスクとし
て使用することができる。また、この開口部を有する窒
化シリコン層は、ＬＯＣＯ８法で通常実施される選択的
にフィールド酸化領域を形成する工程でマスクとして使
用することができる。このような選択的酸化工程は、こ
の選択酸化領域の下のシリコン領域に高濃度ドーピング
を施すイオン打込み工程の後に行われるのが一般的であ
る。

第４図には、このような選択酸化領域が形成された後の
状態が示されている。この選択酸化領域は、単に第３図
のワークピースを酸化雰囲気中で酸化シリコン層を所望
の厚さに成長させるのに必要な時間加熱するだけで形成
することができる。

一般に、このような選択酸化領域は図示した通り鳥の嘴
のように成長する。本発明を利用すると選択酸化領域を
幅１．０ミクロン未満にすることが容易である。

第５図と第６図は上記の方法の変形例を示す図である。

この変形例では、第２の窒化シリコン層を堆積させる前
に、窒化シリコン層１２の上に層２４を形成する。この
層２４は、ＣＶＤにより堆積させた酸化シリコン層また
は多結晶シリコン層である。

当業者であれば２段の層１２と層２４にこのような開口
部を形成する様々な方法を直ちに思いつくであろう。通
常は、まず最初に窒化シリコン層を形成し、次いでこの
上に酸化シリコン層または多結晶シリコン層を堆積させ
ることにより２層構造を形成することができる。ここで
、後から堆積された層を最初にパターニングして鉛直な
側壁を有する所望の開口部１６を形成する。続いて、開
口部が形成されたこの上部層をマスクとして用いて同様
に下部層である窒化シリコン層に開口部を形成する。

すると第５図の構造が得られる。酸化シリコンと窒化シ
リコンと酸化シリコンの３層構造を形成した後に１回の
ＲＩＥ工程でエツチングを行い下部のシリコンに到達す
ることも可能である。

次に、上記の第１の方法と同じようにして第２の窒化シ
リコン層２８を堆積させて開口部を充填すると第６図の
構造が得られる。この第２の窒化シリコン層の厚さは、
所望の開口部を充填するのに窒化シリコンがどれだけ必
要かに量に応じて決まる。最後に、このようにして得ら
れた構造のワークピースに異方性エツチングを施して第
２の窒化シリコン層をその厚さに対応する分だけ除去す
る。

すると、第７図に示されたように、上記の第１の方法に
おけると同様に側壁に沿って残る窒化シリコンのスペー
サ３０の分だけ開口部のサイズが狭くなった構造が得ら
れる。

この実施例の数値の一例を挙げると、最初に堆積される
酸化シリコン層１４は厚さが約２００オングストローム
であり、第１の窒化シリコン層１２は厚さが８００オン
グストロームであり、第２の窒化シリコン層２８は厚さ
が２５００オングストロームである。

この方法を用いると、幅が約１．２ミクロンの最初の２
つの層に形成された開口部は側壁部のスペーサ３０によ
り幅が約Ｏ，Ｓミ）ロンに狭められる。この開口部内に
は厚さ５０００オングストロームのフィールド酸化層が
形成されている。

さらに別の実施例として、第８図〜第１１図を参照して
、誘電性スペーサとして機能する層に傾斜した側壁また
は鉛直な側壁を有する開口部を形成する方法を説明する
。傾斜した、または鉛直なこの開口部は、この誘電体層
を貫通するスルーホールの窓として利用される。第８図
には、導電性材料からなる層５２が表面に堆積されたシ
リコンチップ５１が図示されている。導電性材料層５２
に電気的接続がなされる。この導電性材料層５２を構成
する材料は、例えば２層配線システムにおける第１層目
の金属層として用いられるアルミニウムや、シリコン化
合物、Ｔｉ　Ｎ−ＴｉＳｉ混合物からなるバリヤ層、ま
たは単なるシリコンチップの高濃度ドープ領域である。

この導電性材料層５２は次いで誘電体として用いられる
二酸化ケイ素などの材料からなる層５３で覆われる。こ
の誘電体層５３は従来通りの方法で堆積させる。さらに
、この誘電体層５３には開口部５４が設けられていてそ
の側壁は図示したように傾斜してテーパ状になっている
。このような側壁を形成する様々な方法が知られている
。一般には等方性の反応性イオンエツチングと異方性の
反応性イオンエツチングを組合わせた方法を用いる。こ
の操作の後で誘電体層５３を窒化シリコンまたはポリオ
キサイドなどのエツチング特性が異なる材料からなる層
５７で覆うことにより開口部５４を埋める。この状態が
第９図に示されている。この層５７の厚さは先の場合の
半分にするが、開口部５４のサイズは上記の実施例と同
様にかなり小さくなる。最後に、ワークピースに対して
異方性エツチングを行うミとにより、開口部５４の側壁
のスペーサ５７Ａの部分を残してこの層５７を除去する
。この状態が第１０図に示されている。

シリコンチップの表面部分の選択領域にコンタクトする
ときに貫通することになる酸化シリコン層にこの方法を
用いてコンタクトホールを形成する場合には、開口部の
側壁に付着したスペーサはこの開口部を狭くする余分な
絶縁材料であるためもとの開口部がずれていてもある程
度補正することができる。

この操作の後、金属コンタクト層５８を誘電体層５３の
上に堆積させて下部の導電材料層の露出した表面に通じ
る窓を埋める。次にこの金属コンタクト層５８を従来通
りの方法でパターニングして窓内の金属コンタクトを残
す。この窓には金属配線層のリードが取り付けられる。

本発明の基本的思想と矛盾しないかぎり様々な変更が可
能である。特に、マスキングの際に開口部を望み通りに
狭くできる特性、すなわちスペーサ層を形成することの
できる特性を有するのであれば他の材料の組合わせが可
能である。

さらに、半導体として特にシリコンを処理する場合につ
いて本発明を議論したが、ゲルマニウムやガリウム・ヒ
素などの他の半導体についても本発明が応用できる。

【図面の簡単な説明】

第１図〜第４図は、本発明の第１の方法を実施している
途中のいくつかの段階でのワークレースの図である。 第５図〜第７図は、本発明の第２の方法を実施している
途中のいくつかの段階でのワークピースの図である。 第８図〜第１１図は、本発明の第３の方法を実施してい
る途中のいくつかの段階でのワークピース−の図である
。 （主な参照番号） １１．５１・・シリコンチップ、 １２．２０．２８・・窒化シリコン層、１４・・酸化シ
リコン層、　１６．５４・・開口部、２２．３０．５７
Ａ・・スペーサ、 ２４・・酸化シリコン層または多結晶シリコン層、５２
・・導電材料層、　　　５３・・誘電体層、５７・・窒
化シリコン層またはポリオキサイド層、５８・・金属コ
ンタクト層 特許出願人トムソン　コンポーネンツーモステック　コ
ーポレーション

Claims (5)

【特許請求の範囲】
1. （１）シリコン基板を覆う比較的薄い酸化シリコンから
   なる連続した１つの層の所定の位置に狭くて比較的厚い
   フィールド酸化シリコン領域を形成する方法であって、 −シリコン基板に比較的薄い連続した酸化シリコン層を
   形成し、 −この連続した酸化シリコン層の上に連続した第１の窒
   化シリコン層を形成し、 −この第１の窒化シリコン層をパターニングして上記の
   比較的厚いフィールド酸化シリコン領域を形成すること
   になる位置に開口部を形成し、−このパターニングされ
   た第１の窒化シリコン層の上に上記開口部を埋めるよう
   にしてこの第１の窒化シリコン層よりも厚い第２の連続
   した窒化シリコン層を堆積させ、 −反応性イオンエッチングによりこの第２の窒化シリコ
   ン層を異方的に薄くして上記開口部内でこの第２の窒化
   シリコン層による側壁部のスペーサにより狭められた開
   口部を形成し、下方に位置する上記酸化シリコン層をこ
   の開口部内で露出させ、 −酸化雰囲気中で上記シリコン基板を所定の時間所定の
   温度で加熱して上記の狭められた開口部を比較的厚い酸
   化シリコン領域で充填することにより上記の狭くて比較
   的厚いフィールド酸化シリコン領域を形成する操作を含
   むことを特徴とする方法。
2. （２）上記第１の窒化シリコン層の厚さが約８００オン
   グストロームであり、上記第２の窒化シリコン層の厚さ
   が約数１０００オングストロームであることを特徴とす
   る請求項１に記載の方法。
3. （３）上記の連続した酸化シリコン層は、上記の狭くて
   比較的厚いフィールド酸化シリコン領域の位置での厚さ
   が少なくとも数１０００オングストロームであり、それ
   以外の部分の厚さが約数１００オングストロームである
   ことを特徴とする請求項２に記載の方法。
4. （４）上記の狭くて比較的厚いフィールド酸化シリコン
   領域の幅が１ミクロン未満であることを特徴とする請求
   項３に記載の方法。
5. （５）シリコンを用いたデバイスの製造に利用されるシ
   リコンウェハであって、 −シリコン基板と、 −このシリコン基板でアクティブなデバイスが形成され
   る位置を覆う比較的薄い領域と、比較的厚くて狭いフィ
   ールド酸化領域とを含み、連続的に上記シリコン基板上
   に積層した酸化シリコン層と、 −この酸化シリコン層上に積層し、かつ、上記の比較的
   厚いフィールド酸化領域を取り囲むように開口している
   窒化シリコン層とを備え、 上記の比較的厚いフィールド酸化領域の厚さが少なくと
   も数１０００オングストロームであり、その幅は１ミク
   ロン未満であることを特徴とするシリコンウェハ。