JPS62216363A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 異なる溶剤に溶ける材料を用い、パターンを反転させ、
セルフアラインメント（自己整合）方式で半導体装置を
作る。

〔産業上の利用分野〕

本発明は半導体装置の製造方法に関するもので、さらに
詳しく言えば、パターンの反転を利用して自己整合法で
内部ベースとエミ’７りを形成する半導体装置の製造方
法に関するものである。

〔従来の技術〕

内部ベース（真正ベース）と外部ベースからなり、内部
ベース領域にエミッタが形成され、ペース引出し部が外
部ベースとコンタクトした構造のトランジスタを作る方
法が知られている。その方法の１例を第３図の断面図を
参照して説明すると、先ず同図（ａｌに示される如く、
（１１Ｉ　）シリコン基板３１にエピタキシャル層を成
長し、選択酸化法でフィールド酸化［％　（ＳｉＯ２膜
）３２を作る。

次に第３図ｆｂｌに示される如く、基板３１上に順にベ
ース引出し部、すなわち導電膜となるポリシリコン膜３
３、窒化シリコン膜３４　（Ｓｉ３Ｎｕ　膜）をそれぞ
れ５０００人、７００人の１１厚に成長する。

次いで第３図１ｃ）に示される如く全面にレジストを塗
布し、内部ベース（エミッタ）形成のためのパターニン
グをなしてレジストパターン３５を作り、全面にボロン
イオン（Ｂ＋）を４０Ｋｅνの加速電圧、ドーズｆ！ｔ
５．５　ｘ　１０１５ｃｍ−２でイオン注入する。

次に第３図＋ｄ＋に示される如く、レジストパターン３
５をマスクにして窒化シリコン欣３４をエツチングし、
レジストパターンの下にのみ窒化シリコン膜３４ａを残
す。

次いで第３図ｔｅｌに示される如く、レジストパターン
３５を除去し、窒化シリコン膜３４ａをマスクにして高
圧酸化による酸化で酸化膜（ＳｉＯ２膜）３６を作る。

次に、窒化シリコン膜３４ａを除去し、ＫＯＩ＋などを
用いる異方性エツチングでポリシリコン膜をエツチング
して窓３７をあける。前記したエツチングにおいて、ポ
リシリコンはエツチングされるが、（１１Ｉ　）のシリ
コン基板はほとんどエツチングされないのでシリコン基
板表面はＪｌ傷をほとんど受けない利点がある。

次いで第３図ｆｇｌに示される如く、化学気相成長（Ｃ
ＶＤ　）法−（：　Ｓｉ０？膜３Ｂを３０００人）模Ｉ
ｖニ成長する。

続いて、リアクティブ・イオン・エツチング（１１１１
りで平坦部のＳｉＯ２膜３８がなくなるまでエツチング
すると、窓３７の側壁部に５ｉ０２１１１’３８ａが残
る（第３図（ｈ））。

次いでボロンイオンと砒素イオンのイオン注入を行い、
アニールして内部（真正）ベース３９ａ、外部ベース３
９ｂ、エミッタ４０を作り、エミッタ電極４１を形成す
ると、最初にＢ＋をイオン注入したポリシリコン膜３３
をベース引出し部としたトランジスタが作られる。

〔発明が解決しようとする問題点〕

前記した窒化シリコン膜３４ａをマスクとしＫ（１１Ｉ
を用いるポリシリコン膜３３のエツチングにおいて、エ
ツチングして得られるパターンはぎざぎざしたものとな
る問題がある。

また、第３図ｆｈｌを参照して説明した５１０２膜３８
のエツチングにおいて問題がある。第３図ｆｔｔ１を参
照して説明した選択酸化法で形成されるＳｉＯ２膜３６
は、パターンエツジ（縁部）が第４図の詳細断面図に示
される如く細くなっていて、その上に点線で示す如＜　
ＣＶＤ法でＳｉＯ２膜３８が堆積される。

このとき、窓３７の側壁部分では５１０２は平坦部の８
０％の膜厚に堆積される。　５ｉ０２膜３８をＩ？１Ｂ
でエツチングすると、後に残る５ｉ０２膜３８ａは第４
図に実線で示される如くに、部分４２でＳｉＯ２の膜厚
が薄くなり、後工程でエミッタ電極旧を形成したとき同
電極とベース引出し部であるポリシリコン膜３３との間
に短絡（エミッタ・ベース短絡）が発生ずる危険がある
。かかる短絡の危険は前記したポリシリコン膜３３のエ
ツチングにおいて、パターンがぎざつくことによって増
大される。

本発明はこのような点に鑑みて創作されたもので、エミ
ッタ・ベース短絡の危険のないトランジスタを自己整合
方式で作る方法を提供することを目的とする。

〔問題点を解決するための手段〕

第１図ｆａｌないしｔｅｌは本発明実施例断面図、第２
図ｆａｔないしくｄ＋はパターン反転の原理を示す図で
ある。

本発明においては、第２図に示したパターンの反転を利
用してベース引出し部となるポリシリコン膜とその上の
酸化膜にエミッタ形成用の窓開けをなし、次いでＳｉＯ
２膜の成長とそれのＲＩＢによって５ｊ０２膜を残し、
しかる後にベース拡散、エミッタ拡散などをなす。

〔作用〕

前記した方法においては、ポリシリコン膜とその上の５
ｉＯｚ膜とにエツチングによって窓開けをなすが、前記
５ｉ０２膜は従来法のＳｉＯ２膜３６の如くエツジ（縁
部）が細くなったものではないので、第４図を参照して
説明したエミッタ・ベース短絡の危険が発生しないので
ある。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図に本発明で利用するパターン反転法が示され、先
ず同図ｆａｔに示される如く、下地１４（それはＳｉＯ
２膜であっても半導体基板であってもよい）１−にポジ
型レジスト（例えばＴＭ系レジスト）を塗布し、それを
パターニングしてレジストパターン１５を作り、遠紫外
線（ＯＵＶ）でキュアする。

次いで、第２図（ｂ）に示される如（全面にネガレジス
ト１６を塗布し、ドライエツチングなどでボジレジス１
−のパターン１５が露出するまでエツチングして表面を
手用にする（第２図（Ｃ））。

次に、第２図ｆｄ＋に示される如く、アルカリ系溶剤で
ポジレジストのパターン１５を除去して窓１７を窓開け
すると、第２図ｆａｔに示したパターン１５が窓１７に
反転する。

本発明においては上記の原理を利用するもので、以下本
発明方法の実施工程を第１図を参照して説明する。

第１図ｆａｔ参照： 第３図を参照して説明した従来例と同様に（１１１）シ
リコン基板１１にフィールミ′酸化膜１２を形成し、全
面にベース引出し部、ずなわら導？［Ｉｆｆとなるポリ
シリコン膜１３、５ｉ０２膜１４をＣν１〕法で成長し
、　５ｉ０２１＊］４．）−に後工程で形成すべきエミ
ッタに対応するポジレジストパターン１５を形成する。

次いで、Ｂ４をイオン注入する。その理由は、全面に１
３＋を打ち込んでからポリシリコン膜をバターニングし
ようとすると、Ｂ＋が１′−プされたポリシリコンのエ
ソチンダレ−１・が小になり、エツチングできないから
である。＋３４のイオン注入は、５．５　Ｘ　１０１５
／　ｃｍ’のドーズｍで、加速電圧はＳｉＯ２膜１４の
膜厚にもよるが１００〜１２０ＫｅＶとする。

第１図ｆｂ）参照： 全面にネガレジスト１６を塗布し、第２図を参照して説
明した方法でパターン１５を反転して窓１７を開ける。

引続き、ネガレジスト１６をマスクにしてＳｉＯ＋膜１
４に窓１７ｂを窓開けする。

第１図ｆＣ１参照： に０１１を用いまたはＲＩＥとＫＯＨを併用してボリシ
リコン膜１３をエツチングして窓１８を窓開けし、ネガ
レジスト１６を除去する。

第１図ｆｄｌ参照： 熱酸化または熱酸化にｃｖｎ法を加えて５ｉＯｚ膜を成
長し、ＲＩＢで平坦部の８１０２膜を除去し、窓１８の
側壁に５ｉ０２膜１９を残す。このときの熱処理によっ
てポリシリコン膜１３に打ち込まれたＢ＋が拡散して外
部ベース２０ｂが形成される。

第１図（ｅｌ参照： Ｂ＋のイオン注入によって内部ベース２０ａ、続く八Ｓ
＋のイオン注入によってエミッタ２１を形成し、以後従
来例通りエミッタ電極を形成すると、外部ベース２０ｂ
とコンタクトをとったポリシリコン１９１３（ベース引
出し部）をもったトランジスタが作られる。

上記した方法において、ＳｉＯ２膜１４とポリシリコン
膜１３の異方性エツチングにおいては、第１図（ｆｌに
拡大して示す如く、双方の膜は真直ぐにエツチングされ
、その上に５ｉ０２膜１９ａが点線で示す如く堆積され
、それがＲＩＢによってエツチングさく９） れると第１図Ｆｇ＋に示す如（に５ｉ０２膜１９が残さ
れる。第１図ｔｇ＋と第４図とを対比すると、ポリシリ
コン膜１３の端部分は、第１図ｆｇｌに示す例では完全
に５ｉ０２膜でおおわれてエミッタ・ベース短絡の危険
が発生しないことが理解される。

上記した方法のもう１つの利点は、第２図を参照して説
明したパターンの反転において、ポジレジストの露光に
おいて露光量を大にすると、光の回り込みによってパタ
ーン幅よりも大にポジレジストが露光され、露光された
ポジレジストは溶剤に溶けるのであるから、パターン１
５を微細に形成することが可能となり、半導体装置の微
細化が促進されることである。

〔発明の効果〕

以上述べてきたように本発明によれば、内部ベース（エ
ミッタ）を自己整合方式で形成するに際し、装置の微細
化が可能になり、従来のエミッタ・ベース短絡が防止さ
れる効果がある。

【図面の簡単な説明】

第１図（ａｌないしくｇｌは本発明実施例断面図、同図
ｆｆ）は同図ｆｇ）までの工程で作られた窓の一部の詳
細断面図、 第２図（ａｌないしくｄｉはバタ・−ン反転工程を示す
断面図、 第３図（ａ）ないしｆｈｌは従来例断面図、第４図は従
来例の問題点を示す断面図である。 第１図と第２図において、 １１はシリコン基鈑、 １２はフィールド酸化膜、 １３はポリシリコン膜、 １４は　ＳｉＯ２膜、 １５はポジレジストパターン、 １６はネガレジスト、 １７と１８は窓、 １９は　５ｉ０２膜、 ２０ａは内部ベース、 ２０ｂは外部ベース、 ２１はエミッタである。 代理人　　弁理士　　久木元　　　彰 復代理人　弁理士　　大　菅　義　之 峯諮明。原理を地世 第２図 イび〔氷イタリがザｆぶム図 第３図 泉！７Ｉり１１、１開因焦モ零辺 第４図 藷果勝鮪ｉ図 第３図

Claims (1)

1. 【特許請求の範囲】 半導体基板（１１）上に導電膜（１３）を設け、この導
   電膜（１３）に内部（真正）ベース（２０ａ）およびエ
   ミッタ（２１）のための拡散窓（１８）を形成して自己
   整合式にベース、エミッタを作り、外部ベース（２０ａ
   ）と導電膜（１３）との接続をとったトランジスタを作
   るに際し、 前記窓（１８）を、内部ベース（２０ａ）形成のための
   パターン（１５）を反転した窓（１７）を通すエッチン
   グによって形成することを特徴とする半導体装置の製造
   方法。