JPS62219082A - 符号補正付空間フイルタ回路 - Google Patents
符号補正付空間フイルタ回路Info
- Publication number
- JPS62219082A JPS62219082A JP6125286A JP6125286A JPS62219082A JP S62219082 A JPS62219082 A JP S62219082A JP 6125286 A JP6125286 A JP 6125286A JP 6125286 A JP6125286 A JP 6125286A JP S62219082 A JPS62219082 A JP S62219082A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data
- signed
- processing
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
濃淡を取り扱う多値（例えば８ビツト）の画像データは
、負の値の意味は持っていない。しかし、空間フィルタ
を用いての画像処理を行なうと、その中で負の値の乗算
が行なわれるため、処理された画像データに負の値が発
生する。また、該空間フィルタへの入力データは、符号
付データである必要がある。そのため、従来、空間フィ
ルタの入出力部において、これらを１１１Ｉ整する処理
が必要であり、精度および符号の取り扱いが複雑になり
処理速度が遅いという問題点があった。
、負の値の意味は持っていない。しかし、空間フィルタ
を用いての画像処理を行なうと、その中で負の値の乗算
が行なわれるため、処理された画像データに負の値が発
生する。また、該空間フィルタへの入力データは、符号
付データである必要がある。そのため、従来、空間フィ
ルタの入出力部において、これらを１１１Ｉ整する処理
が必要であり、精度および符号の取り扱いが複雑になり
処理速度が遅いという問題点があった。
本発明は、このような従来の問題点に鑑み、入出力に際
して特別な処理を必要とすることが無く、高速度での処
理が可能な空間フィルタの構成について開示している。
して特別な処理を必要とすることが無く、高速度での処
理が可能な空間フィルタの構成について開示している。
本発明は画像処理に関するものであって、特に処理対象
画素データ゛と予め用意されたテーブル上のデータとの
積和演算を行なう空間フィルタの構成に係る。
画素データ゛と予め用意されたテーブル上のデータとの
積和演算を行なう空間フィルタの構成に係る。
画像データの処理を行なう場合、通常画像メモリに格納
されている画像データをラスタ走査で読み出しながら処
理を行ない、その結果を画像メモリに格納する。画像デ
ータは濃淡を取り扱う場合、普通８ビツトであり、画像
を転送するバスも８ビツトである。そのため、画像デー
タは符号無８ビツトのデータ形式を採ることが多い、こ
の関係を第６図に示す、同図においで、５０は画像メモ
リ中の入力画像（符号ｆｉ８ピッ））、５１は処理、５
２は画像メモリに書き込むべき出力画像（符号無８ビツ
ト）を示している。
されている画像データをラスタ走査で読み出しながら処
理を行ない、その結果を画像メモリに格納する。画像デ
ータは濃淡を取り扱う場合、普通８ビツトであり、画像
を転送するバスも８ビツトである。そのため、画像デー
タは符号無８ビツトのデータ形式を採ることが多い、こ
の関係を第６図に示す、同図においで、５０は画像メモ
リ中の入力画像（符号ｆｉ８ピッ））、５１は処理、５
２は画像メモリに書き込むべき出力画像（符号無８ビツ
ト）を示している。
第７図は、空間フィルタの処理を説明する図である。同
図において、５３はテーブルデータ（符号付８ビツト）
、５４は入力画像（符号付８ビツト）、５５は３×３の
積和演算、５６は出力画像（符号付１９ビツト）を示し
ている。テーブルデータ５３はあらかじめ、用意される
３Ｘ３の負の値を含むものであって、これを用いて入力
画像５４中の画素データについて積和演算するので、入
力画像データは符号付（８ビツト）でなければならない
。
図において、５３はテーブルデータ（符号付８ビツト）
、５４は入力画像（符号付８ビツト）、５５は３×３の
積和演算、５６は出力画像（符号付１９ビツト）を示し
ている。テーブルデータ５３はあらかじめ、用意される
３Ｘ３の負の値を含むものであって、これを用いて入力
画像５４中の画素データについて積和演算するので、入
力画像データは符号付（８ビツト）でなければならない
。
積和演算５５は下式に示す演算を行なう。
Ｑｘｙ＝ Σ Ｐ （ｘ＋ｔ） （ｙ＋ｊ）・Ｔ
ｔｊｔ： −１ ｊ＝ま ただし、 Ｑｘｙ：座標（ｘ 、 ｙ）の出力画素の値Ｐｘｙ：座
楳（ｘ ＝ ｙ）の入力画素の値Ｔｔｊ：３Ｘ３マトリ
ックス座標（ｔｙｊ）の値である。
ｔｊｔ： −１ ｊ＝ま ただし、 Ｑｘｙ：座標（ｘ 、 ｙ）の出力画素の値Ｐｘｙ：座
楳（ｘ ＝ ｙ）の入力画素の値Ｔｔｊ：３Ｘ３マトリ
ックス座標（ｔｙｊ）の値である。
これによって、出力画像データは第７図に示すように、
符号付の１９ビツトの画像データとなる。
符号付の１９ビツトの画像データとなる。
このように、この空間フィルタの処理においては入力画
像データは符号付の８ビツトでなければならず、また、
出力画像データは符号付きの１９ビツトであるから、前
述のような符号無の画像データの処理を行なう場合は空
間フィルタの入力側および出力側において画像データの
レベルを変換する処理が必要となる。
像データは符号付の８ビツトでなければならず、また、
出力画像データは符号付きの１９ビツトであるから、前
述のような符号無の画像データの処理を行なう場合は空
間フィルタの入力側および出力側において画像データの
レベルを変換する処理が必要となる。
上述したような、従来の空間フィルタによる処理におけ
る、レベル変換の状態をｐｌＳ８図に示す、同図におい
て、５０．５２．５５は！＠６図あるいはＭＳ７図の場
合と同様であり、５７．６０はレベル変換、５８．５９
は変換画像を示している。
る、レベル変換の状態をｐｌＳ８図に示す、同図におい
て、５０．５２．５５は！＠６図あるいはＭＳ７図の場
合と同様であり、５７．６０はレベル変換、５８．５９
は変換画像を示している。
ＴＶ左カメラから入力された画像メモリの画像データは
、通常、０〜２５５の範囲の符号無８ビツトの情報であ
るので、これをレベル変換５７の処理により、θ〜＋１
２７、あるいは、−１２８〜＋１２８の範囲の符号付８
ビツトのデータに変換する。
、通常、０〜２５５の範囲の符号無８ビツトの情報であ
るので、これをレベル変換５７の処理により、θ〜＋１
２７、あるいは、−１２８〜＋１２８の範囲の符号付８
ビツトのデータに変換する。
そして、符号付の値による積和演算５５を行ない、符号
付の１９ビツトのデータを出力する。
付の１９ビツトのデータを出力する。
この場合８ビツトの画像バスでデータを転送するので、
該１９ビツトのデータを何回かに分けて転送する。最後
に該１９ビツトのデータを（ディスプレイで表示させる
ために）符号無の８ピツ、トのデータにレベル変換して
出力画像５２として出力する。
該１９ビツトのデータを何回かに分けて転送する。最後
に該１９ビツトのデータを（ディスプレイで表示させる
ために）符号無の８ピツ、トのデータにレベル変換して
出力画像５２として出力する。
このように、従来の空間フィルタにおける処理において
は、レベル変換の処理が必要である。
は、レベル変換の処理が必要である。
そして、例えば積和演算とレベル変換が同じ処理速度で
あると、空間フィルタの処理としては積和演算の処理時
間の３倍の処理時間を要することになる。
あると、空間フィルタの処理としては積和演算の処理時
間の３倍の処理時間を要することになる。
そのため、従来空間フィルタによる処理が遅いという問
題点があった。
題点があった。
本発明はこのような従来の問題、べを解決するため、入
出力側でレベル変換などの特別な処理を必要とすること
が無く高速度での処理が可能な空間フィルタを提供する
ことを目的としている。
出力側でレベル変換などの特別な処理を必要とすること
が無く高速度での処理が可能な空間フィルタを提供する
ことを目的としている。
本発明によれば上記目的は前記特許請求の範囲に記載の
とおり、画像メモリに格納された画像データをラスタ走
査で読み出しｎ Ｘ ｎの局所並列演算をハードウェア
で実行する画像処理装置の空間フィルタであって、画像
メモリから読み出した符号付あるいは符号無のｍビット
のデータをｎ×ｎの乗算累積器の入力として適合する符
号付の複数ビットのデータに変換する回路と、該乗算累
積器の出力の符号付の複数ビットのデータを符号付ある
いは符号無のｍビットのデータに変換する回路を具備す
ることを特徴とする符号補正付空間フィルタ回路により
達成される。
とおり、画像メモリに格納された画像データをラスタ走
査で読み出しｎ Ｘ ｎの局所並列演算をハードウェア
で実行する画像処理装置の空間フィルタであって、画像
メモリから読み出した符号付あるいは符号無のｍビット
のデータをｎ×ｎの乗算累積器の入力として適合する符
号付の複数ビットのデータに変換する回路と、該乗算累
積器の出力の符号付の複数ビットのデータを符号付ある
いは符号無のｍビットのデータに変換する回路を具備す
ることを特徴とする符号補正付空間フィルタ回路により
達成される。
第１図は本発明の１実施例のブロック図であって、１は
８ピツ）Ｘ９のテーブルレジスタ、２は前処理回路、３
は３×３乗算累積器、４は後処理回路、５１，５□はラ
インバッファ、６、〜６．はマルチプレクサ（Ｍ Ｐ
Ｘ ）、７１〜７゜は１２ビツト乗算累積回路、８．．
８２は加算器を表わしている。参照符Ａ−Ｈはそれぞれ
信号あるいはデータを表わしており、Ａは入力、Ｆは一
出力で、それぞれ符号付あるいは符号無の８ビツトのデ
ータ、Ｂお上りＤは符号付１２ビツトのデータ、Ｃは符
号付の８ビツトのデータ、Ｅは符号付２０ビツトのデー
タ、を示しでおり、Ｇは前処理回路２の入力Ａが符号付
きであるか符号無しであるかによってモードを切り換え
るためのセレクト信号、Ｈは後処理回路４の出力Ｆを符
号付きにするか符号無しにするかを切り換えるためのセ
レクト信号を表わしている。
８ピツ）Ｘ９のテーブルレジスタ、２は前処理回路、３
は３×３乗算累積器、４は後処理回路、５１，５□はラ
インバッファ、６、〜６．はマルチプレクサ（Ｍ Ｐ
Ｘ ）、７１〜７゜は１２ビツト乗算累積回路、８．．
８２は加算器を表わしている。参照符Ａ−Ｈはそれぞれ
信号あるいはデータを表わしており、Ａは入力、Ｆは一
出力で、それぞれ符号付あるいは符号無の８ビツトのデ
ータ、Ｂお上りＤは符号付１２ビツトのデータ、Ｃは符
号付の８ビツトのデータ、Ｅは符号付２０ビツトのデー
タ、を示しでおり、Ｇは前処理回路２の入力Ａが符号付
きであるか符号無しであるかによってモードを切り換え
るためのセレクト信号、Ｈは後処理回路４の出力Ｆを符
号付きにするか符号無しにするかを切り換えるためのセ
レクト信号を表わしている。
第２図は上述した前処理回路（第１図における２）の構
成の例を示す図で、９は ２：１のマルチプレクサ（Ｍ
Ｐ Ｘ ’）を表わしている。
成の例を示す図で、９は ２：１のマルチプレクサ（Ｍ
Ｐ Ｘ ’）を表わしている。
第２図において、入力Ａが符号無８ビツトのデータであ
るときには、マルチプレクサ９によって、接地電位１０
側の信号が０″として入力ＡのＭＳＢ側に加えられ、Ｐ
ＩＳ３図（ａ）に示すように符号付の１２ビツトのデー
タに変換される。一方、入力Ａが符号付８ビツトのデー
タであるときは、第３図（ｂ）に示すように、入力Ａの
符号ビットが、入力ＡのＭＳＢ側に付加されて符号付の
１２ビツトのデータに変換される。第３図において、符
号ビットは参照符Ｓで示めしている。
るときには、マルチプレクサ９によって、接地電位１０
側の信号が０″として入力ＡのＭＳＢ側に加えられ、Ｐ
ＩＳ３図（ａ）に示すように符号付の１２ビツトのデー
タに変換される。一方、入力Ａが符号付８ビツトのデー
タであるときは、第３図（ｂ）に示すように、入力Ａの
符号ビットが、入力ＡのＭＳＢ側に付加されて符号付の
１２ビツトのデータに変換される。第３図において、符
号ビットは参照符Ｓで示めしている。
ｔｊ＆４図は後処理回路（第１図における４）の構成の
例を示す図で、１１．〜１１．は それぞれ１３：１の
マルチプレクサ（ＭＰＸ）を表わしている。
例を示す図で、１１．〜１１．は それぞれ１３：１の
マルチプレクサ（ＭＰＸ）を表わしている。
ｔＰ５５図は後処理回路の入出力の関係を示す図で、
（ａ）は符号無８ビツトデータへの変換を（ｂ）は符号
付８ビフトデータへの変換を表わしている。（ａ）に示
す符号無８ビツトデータへの変換においては、積和演算
の結果が負の場合、強制的に零にしている。一方、（ｂ
）に示す符号付８ビツトデータへの変換においては、参
照符Ｓで示す符号ビットをそのままシフトすると共に、
符号ビット以外のビットから任意の位置の７ビツトを選
択する。
（ａ）は符号無８ビツトデータへの変換を（ｂ）は符号
付８ビフトデータへの変換を表わしている。（ａ）に示
す符号無８ビツトデータへの変換においては、積和演算
の結果が負の場合、強制的に零にしている。一方、（ｂ
）に示す符号付８ビツトデータへの変換においては、参
照符Ｓで示す符号ビットをそのままシフトすると共に、
符号ビット以外のビットから任意の位置の７ビツトを選
択する。
以上説明したように、本発明の符号補正付空間７−イル
タ回路は木ＩＬ累積器の入力側と出力側にそれぞれレベ
ル変換のためのハードウェアを設けているので、画像メ
モリから読み出した画像データを直接入力することが可
能であり、また、出力を直接画像メモリに書き込むこと
ができる６そして、これらの前処理および後地理は前述
したようにハードウェアによっているので非常に高速な
処理を行なうことが可能である。
タ回路は木ＩＬ累積器の入力側と出力側にそれぞれレベ
ル変換のためのハードウェアを設けているので、画像メ
モリから読み出した画像データを直接入力することが可
能であり、また、出力を直接画像メモリに書き込むこと
ができる６そして、これらの前処理および後地理は前述
したようにハードウェアによっているので非常に高速な
処理を行なうことが可能である。
また、セレクト信号によって入出力を符号付データある
いは符号無データのいずれにするかを容易に切り換え得
る利点もある。
いは符号無データのいずれにするかを容易に切り換え得
る利点もある。
第１図は本発明の１実施例のブロック図、ｐｌＳ２図は
前処理回路の構成の例を示す図、ｆ＠３図は前処理回路
の入出力の関係を説明する図、第４図は後処理回路の構
成の例を示す図、ＰＩＳ５図は後処理回路の入出力の関
係を示す図、ｆｊＳ６図は画像処理について説明する図
、第７図は空間フィルタの処理を説明する図、ｆＪＳ８
図はレベル変換について説明する図である。 １ ・・・・・・テーブルレジスタ、２ ・・・・・・
前処理回路、 ３ ・・・・・・ ３×３乗Ｗ、累積器
、 ４ ・・・・・・後処理回路、 ５１．５□・・・
・・・ ラインバッファ、６、〜６り・・・・・・マル
チプレクサ、 ７１〜７．・・・・・・ １２ビット乗
算累積回路、 ８３，８□・・・・・・加算器、 ９
・・・・・・ ２：１マルチプレクサ、１０・・・・・
・接地電位、 １１ ・・・・・・ １３：１７゛ルチ
プレクサ 、−・、 代理人 弁理士 井 桁 自 −ｍ−゛°・前
処理回路の構成の刷１示す目 第 ２図 前処理＠路の入出力の関稲を翫朗する図第３ 図 後処理回路の才舞威の例を示す図 半４ 図 Ｎ％理ｍ路の入出力の間諜を示寸図 面イ象処理〕２つし・て説朗する図 第６ 図 符号ｖ８ビット や開フィルタの丸理をＲ胡する図 悴７図 符号魚θビット レベ）Ｌ／変換に１いて説朗する図 第 ８ 回
前処理回路の構成の例を示す図、ｆ＠３図は前処理回路
の入出力の関係を説明する図、第４図は後処理回路の構
成の例を示す図、ＰＩＳ５図は後処理回路の入出力の関
係を示す図、ｆｊＳ６図は画像処理について説明する図
、第７図は空間フィルタの処理を説明する図、ｆＪＳ８
図はレベル変換について説明する図である。 １ ・・・・・・テーブルレジスタ、２ ・・・・・・
前処理回路、 ３ ・・・・・・ ３×３乗Ｗ、累積器
、 ４ ・・・・・・後処理回路、 ５１．５□・・・
・・・ ラインバッファ、６、〜６り・・・・・・マル
チプレクサ、 ７１〜７．・・・・・・ １２ビット乗
算累積回路、 ８３，８□・・・・・・加算器、 ９
・・・・・・ ２：１マルチプレクサ、１０・・・・・
・接地電位、 １１ ・・・・・・ １３：１７゛ルチ
プレクサ 、−・、 代理人 弁理士 井 桁 自 −ｍ−゛°・前
処理回路の構成の刷１示す目 第 ２図 前処理＠路の入出力の関稲を翫朗する図第３ 図 後処理回路の才舞威の例を示す図 半４ 図 Ｎ％理ｍ路の入出力の間諜を示寸図 面イ象処理〕２つし・て説朗する図 第６ 図 符号ｖ８ビット や開フィルタの丸理をＲ胡する図 悴７図 符号魚θビット レベ）Ｌ／変換に１いて説朗する図 第 ８ 回
Claims (1)
- 画像メモリに格納された画像データをラスタ走査で読み
出しｎ×ｎの局所並列演算をハードウェアで実行する画
像処理装置の空間フィルタであって、画像メモリから読
み出した符号付あるいは符号無のｍビットのデータをｎ
×ｎの乗算累積器の入力として適合する符号付の複数ビ
ットのデータに変換する回路と、該乗算累積器の出力の
符号付の複数のビットのデータを符号付あるいは符号無
のｍビットのデータに変換する回路を具備することを特
徴とする符号補正付空間フィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6125286A JPS62219082A (ja) | 1986-03-19 | 1986-03-19 | 符号補正付空間フイルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6125286A JPS62219082A (ja) | 1986-03-19 | 1986-03-19 | 符号補正付空間フイルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62219082A true JPS62219082A (ja) | 1987-09-26 |
Family
ID=13165856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6125286A Pending JPS62219082A (ja) | 1986-03-19 | 1986-03-19 | 符号補正付空間フイルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62219082A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8159502B2 (en) | 2001-01-23 | 2012-04-17 | Seiko Epson Corporation | Image input unit and image input method |
-
1986
- 1986-03-19 JP JP6125286A patent/JPS62219082A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8159502B2 (en) | 2001-01-23 | 2012-04-17 | Seiko Epson Corporation | Image input unit and image input method |
| US8624917B2 (en) | 2001-01-23 | 2014-01-07 | Seiko Epson Corporation | Image input unit and image input method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020002666A1 (en) | Conditional operand selection using mask operations | |
| JPS62219082A (ja) | 符号補正付空間フイルタ回路 | |
| JPH06217110A (ja) | 画像変換方法 | |
| JPH01303578A (ja) | 画像変換装置 | |
| JP2623089B2 (ja) | 映像処理システム | |
| US6076098A (en) | Adder for generating sum and sum plus one in parallel | |
| JPH0564000A (ja) | 画像データの圧縮と伸長方法 | |
| JPH0229834A (ja) | 画像処理装置 | |
| JP3061230B2 (ja) | 画像処理装置 | |
| JP2691559B2 (ja) | 画素密度変換装置及びその方法 | |
| JPS62154969A (ja) | 画素密度変換方法 | |
| JP3093492B2 (ja) | 符号化装置 | |
| JPH0463063A (ja) | 誤差拡散回路 | |
| JPH0139149B2 (ja) | ||
| JPH01180677A (ja) | 画像データ高速縮小装置 | |
| JPH0812691B2 (ja) | 圧縮されたイメージを圧縮解除されたグレイ・レベルの縮小イメージに変換する方法 | |
| JPH03148779A (ja) | 画像処理システム | |
| JPS6155692A (ja) | 画像縮小表示装置 | |
| JPH07262349A (ja) | ディザ変調方法及び回路、ディザテーブル用アドレス発生方法及び回路並びにこれらを用いたハードコピー回路 | |
| JPS63163981A (ja) | 図形拡大縮小回路 | |
| JPS63115229A (ja) | エレメントシフト方式 | |
| JPS60100189A (ja) | 画像メモリ演算装置 | |
| JPS62263583A (ja) | ２次元ヒストグラム生成方式 | |
| JPS61171278A (ja) | 画像処理装置 | |
| JPH03154981A (ja) | データ処理装置 |