JPS6222079A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6222079A JPS6222079A JP60161120A JP16112085A JPS6222079A JP S6222079 A JPS6222079 A JP S6222079A JP 60161120 A JP60161120 A JP 60161120A JP 16112085 A JP16112085 A JP 16112085A JP S6222079 A JPS6222079 A JP S6222079A
- Authority
- JP
- Japan
- Prior art keywords
- test mode
- input
- terminals
- signal
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、通常に設定されている入力端子に対して供
給される信号によって、ユーザの使用する通常モードと
共に、テストモードが設定制御できるようにする半導体
集積回路装置に関する。
給される信号によって、ユーザの使用する通常モードと
共に、テストモードが設定制御できるようにする半導体
集積回路装置に関する。
［背景技術］
半導体集積回路装置を構成する１チツプに集積される回
路機能数は、非常に増加する傾向にあるものであるが、
これらの回路機能は、それぞれ設定されたテストパター
ンによってその回路動作状態を評価する必要がある。
路機能数は、非常に増加する傾向にあるものであるが、
これらの回路機能は、それぞれ設定されたテストパター
ンによってその回路動作状態を評価する必要がある。
このような集積回路装置の評価を実行するには、この集
積回路装置に対して特別に設定されるテストモード設定
指令を与え、設定されたテストパターンによって回路機
能の動作状態を確認するものである。
積回路装置に対して特別に設定されるテストモード設定
指令を与え、設定されたテストパターンによって回路機
能の動作状態を確認するものである。
具体的には、この集積回路装置に対して特別にテストモ
ード用の入力端子を設定し、この特別の入力端子に対し
てテストモード設定指令を与えるようにしている。
ード用の入力端子を設定し、この特別の入力端子に対し
てテストモード設定指令を与えるようにしている。
しかしながら、集積回路装置にあっては上述したように
多数の回路機能が設定されているものであり、これら回
路機能にそれぞれ対応する状態で多数の入出力端子が存
在する。したがって、これに対してさらにテストモード
用の通常には使用されない端子を設定することは、この
集積回路装置の設計上で大きな問題となる。
多数の回路機能が設定されているものであり、これら回
路機能にそれぞれ対応する状態で多数の入出力端子が存
在する。したがって、これに対してさらにテストモード
用の通常には使用されない端子を設定することは、この
集積回路装置の設計上で大きな問題となる。
このような点を考慮して、例えば特開昭５５−１１００
６７号公報、特公昭５９−２８９８６号公報等に示され
るように、入力端子に対して例えば通常の電源電圧を越
える特別の電源電圧を印加設定し、この特別の電圧信号
によってテストモードを起動するようにすることが考え
られている。
６７号公報、特公昭５９−２８９８６号公報等に示され
るように、入力端子に対して例えば通常の電源電圧を越
える特別の電源電圧を印加設定し、この特別の電圧信号
によってテストモードを起動するようにすることが考え
られている。
しかしながら、このように高電圧信号によってテストモ
ードが設定することができたとしても、このような手段
によってテストモードが確実に設定されたか否かをテス
トすることができない。すなわち、上記テストモード設
定指令となる高電圧信号は、通常モードで使用される入
力端子から供給されるものどあるが、この高電圧信号を
供給する端子に関するテストは実行できないものである
。
ードが設定することができたとしても、このような手段
によってテストモードが確実に設定されたか否かをテス
トすることができない。すなわち、上記テストモード設
定指令となる高電圧信号は、通常モードで使用される入
力端子から供給されるものどあるが、この高電圧信号を
供給する端子に関するテストは実行できないものである
。
［発明が解決しようとする問題点］
この発明は上記のような点に鑑みなされたもので、通常
モードで使用される入力端子を用いてテストモードの設
定指令が行われ、特別のテスト用端子を設定することな
く回路機能のテストが実行されるようにするものであ、
す、この場合上記テストモードの設定指令を行なった入
力端子のテストも効果的に実行されるようにした半導体
集積回路装置を提供しようとするものである。
モードで使用される入力端子を用いてテストモードの設
定指令が行われ、特別のテスト用端子を設定することな
く回路機能のテストが実行されるようにするものであ、
す、この場合上記テストモードの設定指令を行なった入
力端子のテストも効果的に実行されるようにした半導体
集積回路装置を提供しようとするものである。
［問題点を解決するための手段］
すなわち、この発明に係る半導体集積回路装置は・例え
ば２組０入力端子に対してそれぞれ通常 「モー
ドで使用される電源電圧より高い電圧の入力を検出する
高電圧検出回路を接続設定し、上記入力端子の少なくと
も一方に高電圧が入力されたことを検出させるようにす
ると共に、この電圧検出回路の少なくとも一方の高電圧
入力検出信号によってテストモード設定指令が発生され
るようにする。そして、このとき上記高電圧の入力され
た端子以外の入力端子に対して、テスト用の入力信号が
供給されるようにするものである。
ば２組０入力端子に対してそれぞれ通常 「モー
ドで使用される電源電圧より高い電圧の入力を検出する
高電圧検出回路を接続設定し、上記入力端子の少なくと
も一方に高電圧が入力されたことを検出させるようにす
ると共に、この電圧検出回路の少なくとも一方の高電圧
入力検出信号によってテストモード設定指令が発生され
るようにする。そして、このとき上記高電圧の入力され
た端子以外の入力端子に対して、テスト用の入力信号が
供給されるようにするものである。
［作用］
上記のように構成される半導体集積回路装置にあっては
、上記高電圧検出回路の接続設定される入力端子の少な
くとも１つに対して、通常モードにおける電源電圧より
高い電圧信号を供給設定することによって、この半導体
集積回路装置のテストモードが起動されるようになる。
、上記高電圧検出回路の接続設定される入力端子の少な
くとも１つに対して、通常モードにおける電源電圧より
高い電圧信号を供給設定することによって、この半導体
集積回路装置のテストモードが起動されるようになる。
したがって、このテストモードの起動設定される状態で
は、上記高電圧信号を供給設定した端子以外の入力端子
のテストが実行されるようになるものであり、上記高電
圧を供給した入力端子のテストも、他の高電圧検出回路
の接続された入力端子に対して高電圧信号を供給するこ
とによって、実行されるようになる。
は、上記高電圧信号を供給設定した端子以外の入力端子
のテストが実行されるようになるものであり、上記高電
圧を供給した入力端子のテストも、他の高電圧検出回路
の接続された入力端子に対して高電圧信号を供給するこ
とによって、実行されるようになる。
［発明の実施例］
以下、図面を参照してこの発明の一実施例を説明する。
第１図はその構成を説明するもので、入力端子１１ａお
よびｌｌｂは、この半導体集積回路装置に設定されるも
のであり、それぞれ通常モードにおいて異なる外部との
接続端子として使用される。
よびｌｌｂは、この半導体集積回路装置に設定されるも
のであり、それぞれ通常モードにおいて異なる外部との
接続端子として使用される。
すなわち、この入力端子１１ａおよびｆｌｂに対しては
、それぞれ入力信号ＡおよびＢが供給されるようになる
ものであり、これら入力信号は、それぞれインバータ１
２ａおよび１２ｂ 、さらに１３ａおよび１３ｂを直列
に介してこの半導体集積回路の内部回路に駆動信号とし
て供給されるようになっている。
、それぞれ入力信号ＡおよびＢが供給されるようになる
ものであり、これら入力信号は、それぞれインバータ１
２ａおよび１２ｂ 、さらに１３ａおよび１３ｂを直列
に介してこの半導体集積回路の内部回路に駆動信号とし
て供給されるようになっている。
また、上記入力端子１１ａおよびｌｌｂに対しては、そ
れぞれ高電圧検出回路１４ａおよび１４ｂが接続設定さ
れている。この高電圧検出回路Ｌ４ａおよび１４ｂは、
それぞれこの半導体集積回路装置の通常−モード動作時
の電源電圧を越える高電圧信号が、入力端子１１ａおよ
びｌｌｂに対して供給されたときにこれを検出するもの
であり、この高電圧検出回路１４ａおよび１４ｂからの
高電圧検出信号は、ノア回路１５に対して供給する。す
なわち、入力端子１１ａおよびｌｌｂの両方あるいはい
ずれか一方に、上記電源電圧を越える高電圧信号が供給
されると、上記ノア回路１５の出力がローレベルとなり
、インバータ１６を介してテストモード設定指令信号が
出力されるようになるものである。
れぞれ高電圧検出回路１４ａおよび１４ｂが接続設定さ
れている。この高電圧検出回路Ｌ４ａおよび１４ｂは、
それぞれこの半導体集積回路装置の通常−モード動作時
の電源電圧を越える高電圧信号が、入力端子１１ａおよ
びｌｌｂに対して供給されたときにこれを検出するもの
であり、この高電圧検出回路１４ａおよび１４ｂからの
高電圧検出信号は、ノア回路１５に対して供給する。す
なわち、入力端子１１ａおよびｌｌｂの両方あるいはい
ずれか一方に、上記電源電圧を越える高電圧信号が供給
されると、上記ノア回路１５の出力がローレベルとなり
、インバータ１６を介してテストモード設定指令信号が
出力されるようになるものである。
すなわち、入力端子１１ａおよびｌｌｂの両方あるいは
一方に対して、この半導体集積回路装置の通常モードの
ときの電源電圧を越える電圧が供給設定されると、テス
トモード設定指令が発生されるようになるものであり、
このとき入力されるテストパターン等によって内部回路
機能のテストが実行されるようになる。
一方に対して、この半導体集積回路装置の通常モードの
ときの電源電圧を越える電圧が供給設定されると、テス
トモード設定指令が発生されるようになるものであり、
このとき入力されるテストパターン等によって内部回路
機能のテストが実行されるようになる。
例えば、入力端子１１ｂに対して高電圧信号が供給され
るようになると、高電圧検出回路１４ｂから検出信号が
発生され、この検出信号がノア回路１５およびインバー
ターＢを介してテストモード設定指令信号として内部回
路に対して供給されるようになる。そして、このとき入
力端子１１ａに対してテストパターン等の入力信号が供
給設定さｉるようにすると、この入力信号はインバータ
ー２ａおよび１３ａを介して内部回路に対して供給され
るようになり、この入力端子１１ａのテストが実行され
るようになる。
るようになると、高電圧検出回路１４ｂから検出信号が
発生され、この検出信号がノア回路１５およびインバー
ターＢを介してテストモード設定指令信号として内部回
路に対して供給されるようになる。そして、このとき入
力端子１１ａに対してテストパターン等の入力信号が供
給設定さｉるようにすると、この入力信号はインバータ
ー２ａおよび１３ａを介して内部回路に対して供給され
るようになり、この入力端子１１ａのテストが実行され
るようになる。
すなわち、上記入力端子１１ａおよびｌｌｂは、テト端
子兼用の入力端子とな、るものであり、第２図はこのよ
うなテスト端子兼用の入力端子のテストモードにおける
動作の流れを示しモいる。まず、ステップ１０１および
１０２においては、高電圧検出回路１４ａおよび１４ｂ
の出力を監視して、入力端子１１ａおよびｆｌｂに対す
る入力信号電圧が高電圧信号であったか否かを判定する
。そして、入力端子Ｌｌａおよびｌｌｂの入力信号が両
方とも高電圧信号、「 あるいはその一方が高電圧信号であった場合には、ステ
ップ１０３に進み、テストモードを設定させる指令信号
を発生する。また、上記ステップ１０１および１０２で
、高電圧検出回路１４ａおよび１４ｂからの出力信号に
よって、入力端子１１ａおよびｌｌｂに対する人力信号
が共に高電圧信号ではないと判定された場合にはステッ
プ１０４に進み、通常モードが設定されるようにする。
子兼用の入力端子とな、るものであり、第２図はこのよ
うなテスト端子兼用の入力端子のテストモードにおける
動作の流れを示しモいる。まず、ステップ１０１および
１０２においては、高電圧検出回路１４ａおよび１４ｂ
の出力を監視して、入力端子１１ａおよびｆｌｂに対す
る入力信号電圧が高電圧信号であったか否かを判定する
。そして、入力端子Ｌｌａおよびｌｌｂの入力信号が両
方とも高電圧信号、「 あるいはその一方が高電圧信号であった場合には、ステ
ップ１０３に進み、テストモードを設定させる指令信号
を発生する。また、上記ステップ１０１および１０２で
、高電圧検出回路１４ａおよび１４ｂからの出力信号に
よって、入力端子１１ａおよびｌｌｂに対する人力信号
が共に高電圧信号ではないと判定された場合にはステッ
プ１０４に進み、通常モードが設定されるようにする。
そして、上記ステップ１０３でテストモードが設定指令
される状態となったならば、次のステップ１０５で高電
圧検出回路１４ａおよび１４ｂの検出信号に基づいて、
入力端子１１ａおよびｌｌｂのいずれに高電圧信号が入
力されたかを判定する。このステップ１０５で、入力端
子１１ａに対する信号Ａが高電圧信号であると判定され
たならばステップ１０６に進み、また入力端子１１ｂに
対する信号Ｂが高電圧信号であると判定されたならばス
テップ１０７進゛む。
される状態となったならば、次のステップ１０５で高電
圧検出回路１４ａおよび１４ｂの検出信号に基づいて、
入力端子１１ａおよびｌｌｂのいずれに高電圧信号が入
力されたかを判定する。このステップ１０５で、入力端
子１１ａに対する信号Ａが高電圧信号であると判定され
たならばステップ１０６に進み、また入力端子１１ｂに
対する信号Ｂが高電圧信号であると判定されたならばス
テップ１０７進゛む。
そして、このステップ１０Ｂおよび１０７においては、
それぞれ入力端子ｔｉｂおよびｌｌａをテストモードに
設定するものであり、このテストモードに設定された入
力端子に供給される入力信号によって、その入力端子の
テストが実行されるようになるものである。
それぞれ入力端子ｔｉｂおよびｌｌａをテストモードに
設定するものであり、このテストモードに設定された入
力端子に供給される入力信号によって、その入力端子の
テストが実行されるようになるものである。
すなわち、例えば入力端子１１ａに対してテストモード
を起動するための高電圧信号を供給設定した場合には、
他の入力端子１１ｂに対しては、上記テストモード指令
以外の電圧信号を設定することが可能となるものであり
、この入力端子１１ｂに入力された信号はインバータ１
２ｂおよび１３ｂを介して内部への入力信号として使用
されるようになる。
を起動するための高電圧信号を供給設定した場合には、
他の入力端子１１ｂに対しては、上記テストモード指令
以外の電圧信号を設定することが可能となるものであり
、この入力端子１１ｂに入力された信号はインバータ１
２ｂおよび１３ｂを介して内部への入力信号として使用
されるようになる。
したがって、この入力端子１１ｂのテストが可能となる
。同様に、入力端子１１ｂに対して高電圧信号を供給し
た場合には、入力端子１１ｂのテストが可能となるもの
である。
。同様に、入力端子１１ｂに対して高電圧信号を供給し
た場合には、入力端子１１ｂのテストが可能となるもの
である。
上記実施例では、テストモードを起動するために、通常
モードで使用される電圧を越える高電圧信号を利用して
いるものであるが、これは通常使用される負電圧を越え
て低い負電圧信号を供給するようにしてもよいものであ
り、この場合には高電圧検出回路１４ａおよび１４ｂの
代わりに、それぞれ負電圧検出回路を用いるようにすれ
ばよい。要するに、この集積回路装置で通常に使用され
る電源電圧とは異なる電圧の信号をテストモード起動用
として使用すればよいものであり、高電圧検出回路１４
ａ 、 １４ｂの代わりにこの特定される電圧信号を検
出する回路を用い、この検出回路の検出信号によってテ
ストモード指令信号が発生されるようにすればよいもの
である。
モードで使用される電圧を越える高電圧信号を利用して
いるものであるが、これは通常使用される負電圧を越え
て低い負電圧信号を供給するようにしてもよいものであ
り、この場合には高電圧検出回路１４ａおよび１４ｂの
代わりに、それぞれ負電圧検出回路を用いるようにすれ
ばよい。要するに、この集積回路装置で通常に使用され
る電源電圧とは異なる電圧の信号をテストモード起動用
として使用すればよいものであり、高電圧検出回路１４
ａ 、 １４ｂの代わりにこの特定される電圧信号を検
出する回路を用い、この検出回路の検出信号によってテ
ストモード指令信号が発生されるようにすればよいもの
である。
［発明の効果］
以上のようにこの発明に係る半導体集積回路装置にあっ
ては、通常に使用されている入力端子がテストモード起
動用に兼用されるようになるものであり、特にテストモ
ード設定用の端子を設定する必要がなく、端子数の軽減
に効果的である。しかも、このテストモード起動用の信
号の供給される端子も、それ自体の機能テストが可能と
されるものであり、この集積回路装置の検査が効果的に
実現されるようになる。
ては、通常に使用されている入力端子がテストモード起
動用に兼用されるようになるものであり、特にテストモ
ード設定用の端子を設定する必要がなく、端子数の軽減
に効果的である。しかも、このテストモード起動用の信
号の供給される端子も、それ自体の機能テストが可能と
されるものであり、この集積回路装置の検査が効果的に
実現されるようになる。
第１図はこの発明の一実施例に係る半導体集積回路の特
に入力端子に関連する部分を説明する回路構成図、第２
図は上記実施例におけるテストモード設定状態を説明す
るフローチャートである。 １１ａ ５ｌｌｂ−・・入力端子、１２ａ 、 １２ｂ
、 １３ａ 。 １３ｂ 、 １Ｂ・・・インバー夕、１４ａ 、 １４
ｂ・・・高電圧検出回路、１５・・・ノア回路。 出願人代理人 弁理士 鈴 江 武 彦「
に入力端子に関連する部分を説明する回路構成図、第２
図は上記実施例におけるテストモード設定状態を説明す
るフローチャートである。 １１ａ ５ｌｌｂ−・・入力端子、１２ａ 、 １２ｂ
、 １３ａ 。 １３ｂ 、 １Ｂ・・・インバー夕、１４ａ 、 １４
ｂ・・・高電圧検出回路、１５・・・ノア回路。 出願人代理人 弁理士 鈴 江 武 彦「
Claims (1)
- 【特許請求の範囲】 複数の入力端子の中の少なくとも２組の入力端子に対
してそれぞれ接続するように構成され、通常モードで使
用される電圧範囲より外れた特定される電圧を検出する
、少なくとも２組の電圧検出回路と、 この複数の電圧検出回路の中の少なくとも１つの回路で
の上記特定される電圧の入力検出で、テストモードの設
定を指令する手段と、 この手段でテストモードが指令設定された状態で、上記
特定される電圧の印加設定された入力端子以外の端子か
らの入力信号に基づきテストモードを設定する手段と、 を具備したことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60161120A JPH0644032B2 (ja) | 1985-07-23 | 1985-07-23 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60161120A JPH0644032B2 (ja) | 1985-07-23 | 1985-07-23 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6222079A true JPS6222079A (ja) | 1987-01-30 |
| JPH0644032B2 JPH0644032B2 (ja) | 1994-06-08 |
Family
ID=15728980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60161120A Expired - Lifetime JPH0644032B2 (ja) | 1985-07-23 | 1985-07-23 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644032B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01161175A (ja) * | 1987-12-17 | 1989-06-23 | Fujitsu Ten Ltd | 集積回路の検査方法 |
| US6492721B1 (en) | 1998-06-11 | 2002-12-10 | Nec Corporation | High-voltage signal detecting circuit |
| US6525967B1 (en) | 1995-02-10 | 2003-02-25 | Micron Technology, Inc. | Fast-sensing amplifier for flash memory |
| US6578124B1 (en) | 1995-02-10 | 2003-06-10 | Micron Technology, Inc. | Serial command port method, circuit, and system including main and command clock generators to filter signals of less than a predetermined duration |
| JP2016039384A (ja) * | 2014-08-05 | 2016-03-22 | 株式会社デンソー | 半導体スイッチング素子の駆動回路及び半導体スイッチング素子モジュール |
-
1985
- 1985-07-23 JP JP60161120A patent/JPH0644032B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01161175A (ja) * | 1987-12-17 | 1989-06-23 | Fujitsu Ten Ltd | 集積回路の検査方法 |
| US6525967B1 (en) | 1995-02-10 | 2003-02-25 | Micron Technology, Inc. | Fast-sensing amplifier for flash memory |
| US6578124B1 (en) | 1995-02-10 | 2003-06-10 | Micron Technology, Inc. | Serial command port method, circuit, and system including main and command clock generators to filter signals of less than a predetermined duration |
| US6581146B1 (en) | 1995-02-10 | 2003-06-17 | Micron Technology, Inc. | Serial command port method, circuit, and system including main and command clock generators to filter signals of less than a predetermined duration |
| US6744673B2 (en) | 1995-02-10 | 2004-06-01 | Micron Technology, Inc. | Feedback biasing integrated circuit |
| US6914822B2 (en) | 1995-02-10 | 2005-07-05 | Micron Technology Inc. | Read-biasing and amplifying system |
| US6996010B2 (en) | 1995-02-10 | 2006-02-07 | Micron Technology, Inc. | Fast-sensing amplifier for flash memory |
| US6492721B1 (en) | 1998-06-11 | 2002-12-10 | Nec Corporation | High-voltage signal detecting circuit |
| JP2016039384A (ja) * | 2014-08-05 | 2016-03-22 | 株式会社デンソー | 半導体スイッチング素子の駆動回路及び半導体スイッチング素子モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0644032B2 (ja) | 1994-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0364925A1 (en) | Semiconductor integrated circuit having i/o terminals allowing independent connection test | |
| JPH10115662A (ja) | 半導体集積論理回路のテスト回路 | |
| JPH0644032B2 (ja) | 半導体集積回路装置 | |
| JPH07249973A (ja) | 電子機器 | |
| US5341380A (en) | Large-scale integrated circuit device | |
| JPH04212519A (ja) | バス端子の切替回路 | |
| JPS61140876A (ja) | 半導体集積回路装置 | |
| KR100506225B1 (ko) | 두개의리셋단자를제공하는원칩마이크로프로세서에사용되는리셋로직회로 | |
| JPS6313551Y2 (ja) | ||
| SU1187107A1 (ru) | Устройство дл контрол двухпроводных линий св зи | |
| CN115793830A (zh) | 上电检测电路及电子设备 | |
| JPS63101770A (ja) | 半導体電力回路の無負荷検出回路 | |
| JPS6095370A (ja) | 集積回路装置 | |
| JPH05184066A (ja) | 出力ドライブ回路 | |
| JPS6318445A (ja) | マイクロコンピユ−タ開発支援装置 | |
| JPH0618631A (ja) | 半導体集積回路 | |
| JPS63163292A (ja) | 半導体集積回路装置 | |
| JPH02241055A (ja) | 集積回路 | |
| JPS63102236A (ja) | 出力端子試験回路 | |
| JPH0455779A (ja) | 電子回路装置 | |
| JPH07302250A (ja) | 半導体回路のラッチアップ防止装置 | |
| JPH03185756A (ja) | 半導体集積回路装置 | |
| JPH0750341A (ja) | 入力セル | |
| JPH0694800A (ja) | テスト回路 | |
| JPS63138600A (ja) | Ｒａｍテスト用補助回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |