JPS62222708A - プログラマブルアツテネ−タ - Google Patents
プログラマブルアツテネ−タInfo
- Publication number
- JPS62222708A JPS62222708A JP6476586A JP6476586A JPS62222708A JP S62222708 A JPS62222708 A JP S62222708A JP 6476586 A JP6476586 A JP 6476586A JP 6476586 A JP6476586 A JP 6476586A JP S62222708 A JPS62222708 A JP S62222708A
- Authority
- JP
- Japan
- Prior art keywords
- contacts
- attenuator
- bypass
- attenuation
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Attenuators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、各種の回路内において信号レベルを所定の値
に変換するために減衰量を可変としたプログラマブルア
ッテネータに関する。
に変換するために減衰量を可変としたプログラマブルア
ッテネータに関する。
第４図は従来のこの種のアッテネータを示すもので、図
において１は信号の入力端子、２は出力端子であり、こ
れらの間には所定の減衰量を得るためのアッテネータユ
ニット１１が複数直列に接続されている。ここで各アッ
テネータユニット１１は、アッテネータ抵抗１２と、そ
の両端に接続された主接点１３ａ、１３ｂと、これらの
直列回路に対して並列に接続されたスルー接点１４ａ、
１４ｂとを備えている。その動作は、図示されていない
ドライブ回路内のリレーコイルへの通電によって主接点
１３ａ、１３ｂおよびスルー接点１４ａ。 １４ｂを開閉し、もって入力端子１と出力端子２との間
にアッテネータ抵抗１２を選択的に挿入することにより
、入力信号を所定のレベルにまで減衰させて出力させる
ようになっている。
において１は信号の入力端子、２は出力端子であり、こ
れらの間には所定の減衰量を得るためのアッテネータユ
ニット１１が複数直列に接続されている。ここで各アッ
テネータユニット１１は、アッテネータ抵抗１２と、そ
の両端に接続された主接点１３ａ、１３ｂと、これらの
直列回路に対して並列に接続されたスルー接点１４ａ、
１４ｂとを備えている。その動作は、図示されていない
ドライブ回路内のリレーコイルへの通電によって主接点
１３ａ、１３ｂおよびスルー接点１４ａ。 １４ｂを開閉し、もって入力端子１と出力端子２との間
にアッテネータ抵抗１２を選択的に挿入することにより
、入力信号を所定のレベルにまで減衰させて出力させる
ようになっている。
このアッテネータにおいて、入力信号をそのままのレベ
ルで出力する場合、すなわち減衰量をＯｄＢに設定する
場合には、すべてのアッテネータユニット１１のスルー
接点１４ａ、１４ｂをＯＮＬ。 て入出力端子１，２間を短絡すればよいわけであるが、
通常、リードスイッチ等によって構成される接点ではそ
の接触抵抗等によって損失を生じ、例えば２ＧＨｚの信
号を伝送した際に１接点につき約０．２ｄＢの減衰量を
生じている。このため、入力端子１と出力端子２との間
でみれば、信号ラインでの減衰量に８つのスルー接点１
４ｇ、１４ｂでの損失によるＭＷ量が加わることになり
、全体として数ｄＢの入力損失となってしまう。従って
減衰量ＯｄＢを正確に実現することができず、使用上、
大きな制約を受けるという問題があった。 本発明は上記の問題点を解決するべく提案されたもので
、その目的とするところは、従来のアッテネータユニッ
トに加えて、入力端子と出力端子間を短絡する少数のス
ルーバイパス接点を備えることにより、入力損失を低減
して減衰量ＯｄＢをほぼ正確に実現できるようにした構
成藺単なプログラマブルアッテネータを提供することに
ある。
ルで出力する場合、すなわち減衰量をＯｄＢに設定する
場合には、すべてのアッテネータユニット１１のスルー
接点１４ａ、１４ｂをＯＮＬ。 て入出力端子１，２間を短絡すればよいわけであるが、
通常、リードスイッチ等によって構成される接点ではそ
の接触抵抗等によって損失を生じ、例えば２ＧＨｚの信
号を伝送した際に１接点につき約０．２ｄＢの減衰量を
生じている。このため、入力端子１と出力端子２との間
でみれば、信号ラインでの減衰量に８つのスルー接点１
４ｇ、１４ｂでの損失によるＭＷ量が加わることになり
、全体として数ｄＢの入力損失となってしまう。従って
減衰量ＯｄＢを正確に実現することができず、使用上、
大きな制約を受けるという問題があった。 本発明は上記の問題点を解決するべく提案されたもので
、その目的とするところは、従来のアッテネータユニッ
トに加えて、入力端子と出力端子間を短絡する少数のス
ルーバイパス接点を備えることにより、入力損失を低減
して減衰量ＯｄＢをほぼ正確に実現できるようにした構
成藺単なプログラマブルアッテネータを提供することに
ある。
上記目的を達成するため、本発明は、アッテネータ抵抗
と、このアッテネータ抵抗に直列に接続された主接点を
、これらの直列回路に並列接続されたスルー接点とを備
えたアッテネータユニットが入出力端子ｒＩＲ１ζ複数
接続され、かつ主接点およびスルー接点の開閉によりア
ッテネータ抵抗を入出力端子間に選択的に接続するよう
にしたプログラマブルアッテネータにおいて、スルー接
点の総数よりも数が少なく、かつ入出力端子間を短絡可
能なスルーバイパス接点を備えたことを特徴とする。
と、このアッテネータ抵抗に直列に接続された主接点を
、これらの直列回路に並列接続されたスルー接点とを備
えたアッテネータユニットが入出力端子ｒＩＲ１ζ複数
接続され、かつ主接点およびスルー接点の開閉によりア
ッテネータ抵抗を入出力端子間に選択的に接続するよう
にしたプログラマブルアッテネータにおいて、スルー接
点の総数よりも数が少なく、かつ入出力端子間を短絡可
能なスルーバイパス接点を備えたことを特徴とする。
本発明においてＯｄＢの減衰量を得たい場合には、アッ
テネータユニット内のスルー接点を用いることなく、別
個に設けた少数のスルーバイパス接点をＯＮすることで
信号の減衰量をほぼＯｄＢにすることができる。また、
例えば１，２，４゜８、・・・・・・ｄＢ等の減衰量に
設定するには、従来と同様に各アッテネータユニット内
のスルー接点を選択的にＯＮすることによって所要の減
衰量とするものである。
テネータユニット内のスルー接点を用いることなく、別
個に設けた少数のスルーバイパス接点をＯＮすることで
信号の減衰量をほぼＯｄＢにすることができる。また、
例えば１，２，４゜８、・・・・・・ｄＢ等の減衰量に
設定するには、従来と同様に各アッテネータユニット内
のスルー接点を選択的にＯＮすることによって所要の減
衰量とするものである。
以下、図に沿って本発明の詳細な説明する。
まず、第１図は本発明の第１実施例を示すもので、図に
おいて１，２はそれぞれ従来と同様に信号の入力端子お
よび出力端子、３はアッテネータユニット、４はアッテ
ネータ抵抗、５ａ、５ｂはその主接点７．６ａ、６ｂば
スルー接点を示している。しかして本発明では、入力端
子１と出力端子２との間にスルーバイパス回路７を形成
し、このスルーバイパス回路７内にスルー接点６ｍ、６
ｂの総数（例えば８つ）よりも少ない数のスルーバイパ
ス接点７ａ、７ｂを設けたことを特徴としている。 この実施例におけるｗｔ衰量ＯｄＢの設定は、図示され
ていないドライブ回路内のリレーコイルに通電してスル
ーバイパス接点７ａ、７ｂ双方をＯＮし、一方アッテネ
ータユニット３内の主接点５ａ。 ５ｂおよびスルー接点６ｍ、６ｂをすべてＯＦＦするこ
とで実現されろ。これによりスルーバイパス回路７を介
して入力端子１および出力端子２が短絡されると共に、
スルー接点６ａ、６ｂをすべてＯＮして入出力端子１，
２間を短絡した場合に比べて、スルーバイパス接点７ａ
、７ｂの数がスルー接点６ｍ、６ｂの総数よりも少ない
ことによりスルーバイパス回路７内における損失が著し
く低減し、はぼＯｄＢに等しい減衰量を得ろことができ
ろ。 特に、この実施例のように接点数を２つにするととによ
り、回路のアイソレーションを確実にし、またインピー
ダンス特性を向上させることができる。 次に、第２図は本発明の第２実施例を示しており、この
実施例はアッテネータユニット３の配置を変更してスル
ーバイパス回路７の全長ができる限り短くなるように構
成されている。なお。構成部品は第１実施例と全く同様
であるため、同一の符号を付してその説明を省略する。 この実施例によれば、スルーバイパス回路７の長さが短
い分だけ信号ライン分の減衰量を少なくすることができ
、全体の減衰量を一層ＯｄＢに近くすることができる。 なお、これらの各実施例において、例えば１゜２．４，
８．・・・・・・ｄＢ等の減衰量を得たい場合には、周
知のように、各アッテネータユニット３毎に主接点５ｍ
、６ｂまたはスルー接点６ｍ、６ｂをＯＮＩ、て必要な
アッテネータ抵抗４のみを入力端子１と出力端子２との
間に直列に接続すればよい。 また、第３図はスルーバイパス回路７のＷ！４様を示す
もので、同図（イ）に示し、かつ第１．第２実施例にて
説明した如く２接点構成としたもの、または同図（口〕
に示すように、スルーバイパス接点７ａ、７ｂの間と接
地間に別のアース接点７Ｃを設けてＯｄＢ以外の減衰量
設定時（何れかのアッテネータ抵抗４が回路に押入され
ている際）にこのアース接点７ＣをＯＮＬ、、信号の回
り込みを防止するようにしたもの、あるいは同図（ハ）
に示すように、１接点構成のスルーバイパス接点７ｄに
よって回路構成を最も簡略化したもの等、何れを適用す
ることも可能である。
おいて１，２はそれぞれ従来と同様に信号の入力端子お
よび出力端子、３はアッテネータユニット、４はアッテ
ネータ抵抗、５ａ、５ｂはその主接点７．６ａ、６ｂば
スルー接点を示している。しかして本発明では、入力端
子１と出力端子２との間にスルーバイパス回路７を形成
し、このスルーバイパス回路７内にスルー接点６ｍ、６
ｂの総数（例えば８つ）よりも少ない数のスルーバイパ
ス接点７ａ、７ｂを設けたことを特徴としている。 この実施例におけるｗｔ衰量ＯｄＢの設定は、図示され
ていないドライブ回路内のリレーコイルに通電してスル
ーバイパス接点７ａ、７ｂ双方をＯＮし、一方アッテネ
ータユニット３内の主接点５ａ。 ５ｂおよびスルー接点６ｍ、６ｂをすべてＯＦＦするこ
とで実現されろ。これによりスルーバイパス回路７を介
して入力端子１および出力端子２が短絡されると共に、
スルー接点６ａ、６ｂをすべてＯＮして入出力端子１，
２間を短絡した場合に比べて、スルーバイパス接点７ａ
、７ｂの数がスルー接点６ｍ、６ｂの総数よりも少ない
ことによりスルーバイパス回路７内における損失が著し
く低減し、はぼＯｄＢに等しい減衰量を得ろことができ
ろ。 特に、この実施例のように接点数を２つにするととによ
り、回路のアイソレーションを確実にし、またインピー
ダンス特性を向上させることができる。 次に、第２図は本発明の第２実施例を示しており、この
実施例はアッテネータユニット３の配置を変更してスル
ーバイパス回路７の全長ができる限り短くなるように構
成されている。なお。構成部品は第１実施例と全く同様
であるため、同一の符号を付してその説明を省略する。 この実施例によれば、スルーバイパス回路７の長さが短
い分だけ信号ライン分の減衰量を少なくすることができ
、全体の減衰量を一層ＯｄＢに近くすることができる。 なお、これらの各実施例において、例えば１゜２．４，
８．・・・・・・ｄＢ等の減衰量を得たい場合には、周
知のように、各アッテネータユニット３毎に主接点５ｍ
、６ｂまたはスルー接点６ｍ、６ｂをＯＮＩ、て必要な
アッテネータ抵抗４のみを入力端子１と出力端子２との
間に直列に接続すればよい。 また、第３図はスルーバイパス回路７のＷ！４様を示す
もので、同図（イ）に示し、かつ第１．第２実施例にて
説明した如く２接点構成としたもの、または同図（口〕
に示すように、スルーバイパス接点７ａ、７ｂの間と接
地間に別のアース接点７Ｃを設けてＯｄＢ以外の減衰量
設定時（何れかのアッテネータ抵抗４が回路に押入され
ている際）にこのアース接点７ＣをＯＮＬ、、信号の回
り込みを防止するようにしたもの、あるいは同図（ハ）
に示すように、１接点構成のスルーバイパス接点７ｄに
よって回路構成を最も簡略化したもの等、何れを適用す
ることも可能である。
以上のように本発明によれば、スルー接点の総数よりも
数が少なく、かつ入出力端子間を短絡可能なスルーバイ
パス接点を備えているため、減衰量をＯｄＢに設定した
際の入力損失をほぼ０にすることができ、ＯｄＢの減衰
量を容易に得ることができる。従って、ＯｄＢを含む広
範囲の減衰量の設定が可能であり、何ら制約なく種々の
回路に適用可能なプログラマブルアッテネータを得るこ
とができる。 また、本発明はリレーやそのドライブ回路に若干の変更
を加えるだけで容易に構成できるから、低コストにて入
力損失の極めて少ないプログラマブルアッテネータを提
供することができる。
数が少なく、かつ入出力端子間を短絡可能なスルーバイ
パス接点を備えているため、減衰量をＯｄＢに設定した
際の入力損失をほぼ０にすることができ、ＯｄＢの減衰
量を容易に得ることができる。従って、ＯｄＢを含む広
範囲の減衰量の設定が可能であり、何ら制約なく種々の
回路に適用可能なプログラマブルアッテネータを得るこ
とができる。 また、本発明はリレーやそのドライブ回路に若干の変更
を加えるだけで容易に構成できるから、低コストにて入
力損失の極めて少ないプログラマブルアッテネータを提
供することができる。
第１図は本発明の第１実施例を示す回路図、第２図は本
発明の第２実施例を示す回路図、第３図（イ）〜（ハ）
はスルーバイパス回路の態様を示す説明図、第４図は従
来のプログラマブルアッテネータを示す回路図である。 １・・・入力端子 ２・・・出力端子３・・・アッテ
ネータユニット ４・・・アッテネータ抵抗 ５ａ、５ｂ・・・主接点 ６ａ、６ｂ・・・スルー接
点７・・・スルーバイパス回路 ７ａ、７ｂ、７ｄ・・・スルーバイパス接点７ｃ・・・
アース接点
発明の第２実施例を示す回路図、第３図（イ）〜（ハ）
はスルーバイパス回路の態様を示す説明図、第４図は従
来のプログラマブルアッテネータを示す回路図である。 １・・・入力端子 ２・・・出力端子３・・・アッテ
ネータユニット ４・・・アッテネータ抵抗 ５ａ、５ｂ・・・主接点 ６ａ、６ｂ・・・スルー接
点７・・・スルーバイパス回路 ７ａ、７ｂ、７ｄ・・・スルーバイパス接点７ｃ・・・
アース接点
Claims (1)
- 【特許請求の範囲】 アッテネータ抵抗と、このアッテネータ抵抗に直列に
接続された主接点と、これらの直列回路に並列接続され
たスルー接点とを備えたアッテネータユニットが入出力
端子間に複数接続され、かつ前記主接点およびスルー接
点の開閉により前記アッテネータ抵抗を前記入出力端子
間に選択的に接続するようにしたプログラマブルアッテ
ネータにおいて、 前記スルー接点の総数よりも数が少なく、かつ前記入出
力端子間を短絡可能なスルーバイパス接点を備えたこと
を特徴とするプログラマブルアッテネータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6476586A JPS62222708A (ja) | 1986-03-25 | 1986-03-25 | プログラマブルアツテネ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6476586A JPS62222708A (ja) | 1986-03-25 | 1986-03-25 | プログラマブルアツテネ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62222708A true JPS62222708A (ja) | 1987-09-30 |
Family
ID=13267610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6476586A Pending JPS62222708A (ja) | 1986-03-25 | 1986-03-25 | プログラマブルアツテネ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62222708A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10332808A1 (de) * | 2003-06-27 | 2005-01-20 | Rohde & Schwarz Gmbh & Co. Kg | Eichleitungs-Anordnung |
| JP2005328359A (ja) * | 2004-05-14 | 2005-11-24 | Mitsubishi Electric Corp | 可変減衰器 |
| US7457593B2 (en) | 2003-06-27 | 2008-11-25 | Rhode & Schwarz Gmbh & Co. Kg | Attenuator system |
-
1986
- 1986-03-25 JP JP6476586A patent/JPS62222708A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10332808A1 (de) * | 2003-06-27 | 2005-01-20 | Rohde & Schwarz Gmbh & Co. Kg | Eichleitungs-Anordnung |
| US7457593B2 (en) | 2003-06-27 | 2008-11-25 | Rhode & Schwarz Gmbh & Co. Kg | Attenuator system |
| DE10332808B4 (de) * | 2003-06-27 | 2014-05-28 | Rohde & Schwarz Gmbh & Co. Kg | Eichleitungs-Anordnung |
| JP2005328359A (ja) * | 2004-05-14 | 2005-11-24 | Mitsubishi Electric Corp | 可変減衰器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2532212B2 (ja) | 可変減衰器 | |
| US5347239A (en) | Step attenuator | |
| JPS6028449B2 (ja) | 可変減衰器 | |
| US4912394A (en) | Attenuator circuit | |
| JPH07254830A (ja) | 電子ボリューム回路 | |
| US20020180507A1 (en) | Resistor network | |
| JP2993449B2 (ja) | ステップアッテネータ | |
| JPH01318307A (ja) | 電子アッテネータ | |
| KR20060049307A (ko) | 고주파 스위치 회로 장치 | |
| JPS5827415A (ja) | 可変減衰器 | |
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JPH0221701A (ja) | ステップアッテネータ | |
| JPS6042511Y2 (ja) | 減衰器 | |
| US3287666A (en) | Transformation network for changing a circuit exhibiting gyrator characteristics to a circuit exhibiting isolator characteristics | |
| JPS59161109A (ja) | 可変利得増幅器 | |
| JP2582907Y2 (ja) | アッテネータ | |
| JP2004200953A (ja) | 減衰装置 | |
| JPH0329512A (ja) | 半導体アナログスイッチ回路 | |
| JPH01264014A (ja) | ダイオードスイッチ回路 | |
| GB2050102A (en) | Attenuator | |
| JPS623932Y2 (ja) | ||
| JP2000101381A (ja) | 減衰器 | |
| JPH06105863B2 (ja) | 信号発生器用減衰装置 | |
| JPH0544971Y2 (ja) | ||
| JPH0221780Y2 (ja) |