JPH073700Y2 - ミューティング回路 - Google Patents

ミューティング回路

Info

Publication number
JPH073700Y2
JPH073700Y2 JP1987036520U JP3652087U JPH073700Y2 JP H073700 Y2 JPH073700 Y2 JP H073700Y2 JP 1987036520 U JP1987036520 U JP 1987036520U JP 3652087 U JP3652087 U JP 3652087U JP H073700 Y2 JPH073700 Y2 JP H073700Y2
Authority
JP
Japan
Prior art keywords
muting
circuit
power supply
control transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987036520U
Other languages
English (en)
Other versions
JPS63142925U (ja
Inventor
博 富田
達夫 渡部
Original Assignee
アイワ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アイワ株式会社 filed Critical アイワ株式会社
Priority to JP1987036520U priority Critical patent/JPH073700Y2/ja
Publication of JPS63142925U publication Critical patent/JPS63142925U/ja
Application granted granted Critical
Publication of JPH073700Y2 publication Critical patent/JPH073700Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Noise Elimination (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] この考案は、AM/FM受信機などに適用して好適なミュー
ティング回路に関する。
[従来の技術] 例えば、AM/FM受信機などにおいては、選局中に発生す
るノイズが非常に耳障りであるため、選局中のときは、
その検波出力をミューティングするようにしている。
第4図はこのような受信機に使用されるミューティング
回路10の一例を示す。
同図において、2はFM音声信号の検波回路、3はFMマル
チプレックス復調器で、これより左右の音声信号に分離
される。音声信号をミューティングする場合、通常検波
出力段(復調出力段)にスイッチングトランジスタQ1が
接続され、これを制御することによって行なっている。
図示の例では、装置の総合的なモードコントロール用に
設けられた制御用マイクロコンピュータ(図示せず)か
ら生成されたミューティング信号(以下第1のミューテ
ィング信号という)S1がダイオードD1を介してスイッチ
ングトランジスタQ1のベースに供給されるようになされ
ている。
これによって、選局中などに耳障りなノイズが放音され
ないようにしている。
ここで、第1のミューティング信号S1は制御用マイクロ
コンピュータから得ているので、電源投入時は第5図A,
Eに示すように、第1のミューティング信号S1は電源投
入から所定の時間T1が経過した時点で始めて立上り、こ
れから所定時間T2(500msec程度)だけ得られることに
なる。
これは、制御用マイクロコンピュータの動作立上りが電
源投入と同時ではなく、若干遅れて立ち上がるからであ
る。この遅延時間T1は通常120msec程度である。
従って、第1のミューティング信号S1のみを使用してい
たのでは、電源投入時に発生するいわゆるポップノイズ
と言われている異音を完全にミューティングすることが
できなくなってしまう。
そのため、従来ではこの異音をも効果的にミューティン
グできるようにするため、図示するように電源系から形
成された第2のミューティング信号S2をダイオードD2を
介して、上述したスイッチングトランジスタQ1に供給す
るようにしている。
第2のミューティング信号S2は次のようにして形成され
る。
端子12は非安定化電圧a(=VIN)が印加される電源端
子であって、この電源端子12にコンデンサC1と抵抗器R1
とで構成されたトリガー検出回路13が接続されて、第5
図A,Bに示すような電源投入に同期したトリガー信号b
が形成される。
トリガー信号bによって第1のトランジスタQ2が一瞬オ
ン状態となる。第1のトランジスタQ2のコレクタ側には
コンデンサC2と抵抗器R2とで構成された時定数回路14が
接続されている。その結果、時定数回路14に接続された
第2のトランジスタQ3のベース電圧cは第5図Cに示す
ような立上りとなり、そのベース電圧cがベース・エミ
ッタ間電圧VBE以上になるまでの期間T3、つまり第2の
トランジスタQ3のオフ期間だけ所定のコレクタ出力が得
られる。
このコレクタ出力が第2のミューティング信号S2として
上述したスイッチングトランジスタQ1に供給される。
この場合、第5図に示すように、第2のミューティング
信号S2のミューティング終了タイミングを第1のミュー
ティング信号S1のミューティング開始タイミングより所
定の時間だけ遅らせれば、期間T1とT2の間、連続してミ
ューティング動作が行なわれることとなり、これによっ
て電源投入時のポップノイズもミューティングすること
ができる。
[考案が解決しようとする問題点] ところで、ミューティング回路10をこのように構成した
場合には、電源投入時のポップノイズを効果的に抑圧す
るため、第2のミューティング信号S2の形成手段を設け
る必要がある。しかも、この形成手段は多くの回路素子
を必要とするので、回路規模が増大してしまう欠点があ
る。
さらに、このような形成手段を使用する場合には、第2
のトランジスタQ3は定常動作状態のときオンしているか
ら、これを流れる電流による電力消費が大きい。つま
り、省エネルギーに逆行した構成となっている。
そこで、この考案ではこのような従来の問題点を構成簡
単に解決したものであって、部品点数の大幅な削減と省
電力化を図ったミューティング回路を提案するものであ
る。
[問題点を解決するための技術的手段] 上述の問題点を解決するため、この考案においては、電
源投入時に、制御用マイクロコンピュータから出力され
る第1のミューティング信号と、電源系から形成される
第2のミューティング信号とで音声ミューティング手段
が制御されるミューティング回路において、安定化電源
用の制御トランジスタのベースに対して非安定化電源よ
り電源を供給するための電源路上に、直列接続された抵
抗器とコンデンサよりなる時定数回路と、時定数回路と
並列な定電圧素子とがそれぞれ安定化電源用の素子とし
て接続され、抵抗器とコンデンサの接続中点の電圧が制
御トランジスタのベースに供給されて出力電圧の安定化
が図られるとともに、抵抗器の両端にミューティング用
制御トランジスタのエミッタ及びベースが接続され、ミ
ューティング用制御トランジスタのコレクタから第2の
ミューティング信号が出力されるようにしたことを特徴
とするものである。
[作用] 受信機に対する電源投入と同時に制御トランジスタQaが
オンしての第2のミューティング信号S2が形成される。
制御トランジスタQaは時定数回路30の時定数でほぼ定ま
る所定の時間Taが経過するまでオン状態を保持する。従
って、第2のミューティング信号S2はこの期間Taの間だ
けスイッチングトランジスタQ1に供給される結果、電源
投入直後から期間Taが経過するまで音声信号がミューテ
ィングされる。
期間Taは通常500msec程度の時間に選定されるが、この
期間Taが終了する前に、第1のミューティング信号S1が
出力されるから、電源投入してからミューティングが解
除されるまでの時間は従来とほぼ同一の時間Toとなる。
第2のミューティング信号S2を形成するための手段は時
定数回路30と制御トランジスタQaだけであるから、この
信号形成手段の回路素子数が大幅に削減される。
また、制御トランジスタQaは所定の時間Taが経過すると
自動的にオフとなる。従って、定常状態では電力の消費
はない。
[実施例] 続いて、この考案に係るミューティング回路の一例を、
上述したAM/FM受信機に適用した場合につき、第1図以
下を参照して詳細に説明する。
この考案ではこの種受信機に設けられた安定化電源回路
の一部を巧みに利用してミューティング回路を構成した
ものである。
この考案においても、検波出力段にスイッチングトラン
ジスタQ1が設けられる。このスイッチングトランジスタ
Q1にはダイオードD1を介して第1のミューティング信号
S1が供給される。
第1のミューティング信号S1は上述したように制御用マ
イクロコンピュータで生成された信号が使用される。
20は安定化電源回路を示し、この例では直列型の安定化
電源回路を例示する。そのため、入力端子12の電源路L
に対して直列接続された制御トランジスタQ4を有し、そ
のエミッタ側から平滑回路23を介して出力端子21が導出
される。
入力端子12側の電源路Lと接地間の電源路上には、抵抗
器RoとコンデンサCoとで構成された第1の時定数回路22
が接続され、その接続中点pと接地間に定電圧素子、こ
の例ではツェナーダイオードDzが接続される。
そして、この接続中点pと接地間にさらに第2の時定数
回路30が接続される。第2の時定数回路30も図示するよ
うに抵抗器RaとコンデンサCaとの直列回路として構成さ
れ、その接続中点qが制御トランジスタQ4のベースに接
続される。
この考案においては、さらに第2の時定数回路30を構成
する抵抗器Raの両端にPNP型の制御トランジスタQaが、
接続中点p側がエミッタとなるように並列接続され、そ
のコレクタ出力が第2のダイオードD2を介して上述した
スイッチングトランジスタQ1に供給される。
第2の時定数回路30の時定数は500〜600msec程度に選定
される。そのため、コンデンサCaとしては、数100μの
コンデンサが使用される。このような値のコンデンサ
は、この種安定化電源回路において、低周波信号をバイ
パスするために制御トランジスタQ4のベースに接続され
るから、このバイパス用のコンデンサを流用することが
できる。
また、抵抗器Raによる電圧降下Vrは、制御トランジスタ
Qaがオフとなっている定常動作時には、制御トランジス
タQaのベース・エミッタ間電圧をVBEとしたとき、 Vr≦VBE となるような値に選定される。この例では、Vrが0.1ボ
ルト程度となるような抵抗値に選定されるものである。
ここで、コンデンサCoはツェナーダイオードDzから発生
するツェナーノイズが他の回路系に飛び込まないように
するための高周波信号成分のバイパス用として機能す
る。
さて、このように構成されたミューティング回路10にお
いて、電源電圧と第1のミューティング信号S1との関係
は、従来と全く同様であり、電源投入後所定時間経過し
てから一定の期間T2にわたりミューティングが実行され
る。それらの関係は第2図A〜Cに示す通りである。
また、電源投入後所定時間経過して始めて出力端子21に
は安定した出力電圧Voが得られる。
一方、電源投入時は接続中点qの電位、つまりベース電
圧VBは零である。従って、制御トランジスタQaはオンす
る。その後、第2の時定数回路30の時定数に伴って徐々
にその電位が上昇し(第2図D)、ベース電圧VBが制御
トランジスタQaのベース・エミッタ間電圧VBEを越えた
時点でオフ状態に反転する。その後はこのオフ状態を維
持する。
その結果、制御トランジスタQaをコレクタ出力である第
2のミューティング信号S2は第2図Eに示すように、電
源投入と同時に得られると共に、制御トランジスタQaが
オフするまでの期間Taだけハイレベルとなり、この間だ
けミューティングが実行される。
第3図はこの考案の他の例を示す。
例示する電源回路は異なる安定化出力電圧Vo1,Vo2を得
る電源回路系に適用した場合である。
そのため、各電源路L1,L2には夫々制御トランジスタQ4,
Q5が直列接続されると共に、その一方の制御トランジス
タQ5のベースには共通の定電圧素子Dzが接続される。こ
の定電圧素子Dzと抵抗器R1との間には電圧降下手段40が
接続され、この電圧降下手段40と定電圧素子Dzによる電
圧降下分が一方の制御トランジスタQ4のベースに基準電
圧として与えられる。
そして、この例では制御トランジスタQ4側の非安定化電
源からの電源路上に第2の時定数回路30と制御トランジ
スタQaが接続されることになる。
電圧降下手段40は直列接続された複数のダイオードで構
成され、この例では一対のダイオードD3,D4が使用され
ているが、使用個数はどのような値の出力電圧を得るか
によって相違する。
また、26は平滑回路、C3は低周波用の、C4は高周波用の
バイパスコンデンサを示す。
このように構成した場合においても、ミューティング動
作は上述したと同様であるので、その説明は割愛する。
この構成において、電圧降下手段40があるため、制御ト
ランジスタQ4のベースに供給される基準電圧は、制御ト
ランジスタQ5のベースに供給される基準電圧よりも2VF
だけ高い電圧が印加される。ここに、VFはダイオードの
順方向降下電圧であって、シリコンダイオードを使用す
る場合には、ほぼ0.65ボルトの電圧降下となる。
その結果、出力端子21に得られる安定化出力電圧Vo1は
出力端子24に得られる安定化出力電圧Vo2より2VF高い安
定化電圧となる。
つまり、 Vo1=Vo2+2VF となる。
安定化出力電圧Vo2は制御用マイクロコンピュータの電
源電圧として利用することができる。これに対して、安
定化出力電圧Vo1は受信機の回路電源として利用するこ
とができる。
上述の実施例は、この考案をAM/FMチューナの受信系に
適用したが、テレビ系のチューナにもこの考案に係るミ
ューティング回路を適用することができる。
[考案の効果] 以上説明したように、この考案では安定化電源回路の一
部を利用してミューティング回路10を構成したものであ
るから、ミューティング回路10自体の部品点数を大幅に
削減することができる。これによって、コストダウンを
図れる。
また、ミューティング回路10に設けられた制御トランジ
スタQaは電源投入時から第2のミューティング信号S2に
よるミューティングが解除されるまでの間しかオンして
いないので、定常動作中の電力消費がない。これに加
え、抵抗器Raによる電力消費も少なくしたから、ミュー
ティング回路10自体の電力消費を削減できる効果があ
る。
【図面の簡単な説明】
第1図はこの考案に係るミューティング回路をAM/FM受
信機に適用した場合の一例を示す要部の接続図、第2図
はそのミューティング動作の説明に供する波形図、第3
図はこの考案に係るミューティング回路の他の例を示す
要部の接続図、第4図は従来のミューティング回路の接
続図、第5図はその動作説明に供する波形図である。 2……検波回路 20……安定化電源回路 30……時定数回路 Qa……制御トランジスタ Q1……スイッチングトランジスタ L……電源路 S1,S2……ミューティング信号

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】電源投入時に、制御用マイクロコンピュー
    タから出力される第1のミューティング信号と、電源系
    から形成される第2のミューティング信号とで音声ミュ
    ーティング手段が制御されるミューティング回路におい
    て、 安定化電源用の制御トランジスタのベースに対して非安
    定化電源より電源を供給するための電源路上に、直列接
    続された抵抗器とコンデンサよりなる時定数回路と、上
    記時定数回路と並列な定電圧素子とがそれぞれ安定化電
    源用の素子として接続され、上記抵抗器とコンデンサの
    接続中点の電圧が上記制御トランジスタのベースに供給
    されて出力電圧の安定化が図られるとともに、 上記抵抗器の両端にミューティング用制御トランジスタ
    のエミッタ及びベースが接続され、 上記ミューティング用制御トランジスタのコレクタから
    上記第2のミューティング信号が出力されるようにした
    ことを特徴とするミューティング回路。
JP1987036520U 1987-03-12 1987-03-12 ミューティング回路 Expired - Lifetime JPH073700Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987036520U JPH073700Y2 (ja) 1987-03-12 1987-03-12 ミューティング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987036520U JPH073700Y2 (ja) 1987-03-12 1987-03-12 ミューティング回路

Publications (2)

Publication Number Publication Date
JPS63142925U JPS63142925U (ja) 1988-09-20
JPH073700Y2 true JPH073700Y2 (ja) 1995-01-30

Family

ID=30846998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987036520U Expired - Lifetime JPH073700Y2 (ja) 1987-03-12 1987-03-12 ミューティング回路

Country Status (1)

Country Link
JP (1) JPH073700Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639144Y2 (ja) * 1979-04-20 1988-03-18

Also Published As

Publication number Publication date
JPS63142925U (ja) 1988-09-20

Similar Documents

Publication Publication Date Title
GB2151375A (en) A series voltage regulator
JPH073700Y2 (ja) ミューティング回路
US4184087A (en) Window discriminator or voltage range sensor
US4417292A (en) Power amplifier protection circuit
US3560767A (en) Delay circuit arrangement
JPS5941642Y2 (ja) 送受信切換信号発生回路
US5126591A (en) Electronic comparator device with hysteresis
JPS6010117Y2 (ja) Aft制御回路
US5786721A (en) Pulse-shaping circuit
JPH0215414Y2 (ja)
JPH0212737Y2 (ja)
KR910000104Y1 (ko) Tv와 오디오/비디오의 스위치 회로
KR890001044Y1 (ko) Am 및 fm 뮤팅회로
KR860000056Y1 (ko) 안테나 자동 이득 조절회로
JPH0332117Y2 (ja)
JPH027532B2 (ja)
JPS6223165Y2 (ja)
JPS602691Y2 (ja) 電子機器の電源回路
JPH024500Y2 (ja)
JPH0333981Y2 (ja)
JPH0246112Y2 (ja)
US4105901A (en) Monostable circuit
JPS6327457Y2 (ja)
JPH0139001Y2 (ja)
KR900006306Y1 (ko) 이 음성씨스템의 음성 트랩 회로