JPS6223460B2 - - Google Patents
Info
- Publication number
- JPS6223460B2 JPS6223460B2 JP59260788A JP26078884A JPS6223460B2 JP S6223460 B2 JPS6223460 B2 JP S6223460B2 JP 59260788 A JP59260788 A JP 59260788A JP 26078884 A JP26078884 A JP 26078884A JP S6223460 B2 JPS6223460 B2 JP S6223460B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- wiring layer
- hole
- holes
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は多層配線構造を有する半導体集積回
路装置に関するものである。
路装置に関するものである。
（従来の技術）
多層配線構造を有する半導体集積回路装置の製
造において、上層の金属配線層を絶縁層を通して
下層の金属配線層と電気的に接続することは不可
避な技術である。例えば従来の二層配線構造の半
導体集積回路装置は、第２図および第３図に示さ
れる様に、半導体基板または拡散層１上の酸化膜
２の表面に形成された第１層の金属配線層（例え
ばアルミ配線層）３と、この金属配線層３上に形
成された絶縁層（例えばPSG膜）４と、この絶縁
層４のスルーホール６を介して第１層の金属配線
層３と接続される第２層の金属配線層（例えばア
ルミ配線層）５から構成される。
造において、上層の金属配線層を絶縁層を通して
下層の金属配線層と電気的に接続することは不可
避な技術である。例えば従来の二層配線構造の半
導体集積回路装置は、第２図および第３図に示さ
れる様に、半導体基板または拡散層１上の酸化膜
２の表面に形成された第１層の金属配線層（例え
ばアルミ配線層）３と、この金属配線層３上に形
成された絶縁層（例えばPSG膜）４と、この絶縁
層４のスルーホール６を介して第１層の金属配線
層３と接続される第２層の金属配線層（例えばア
ルミ配線層）５から構成される。
従来一定の厚みを有する金属配線層の電流容量
を大きくするためには配線巾を広げるのが一般的
な手法である。従つてスルーホールにおいても、
開口部面積を大きくしてスルーホール部の抵抗成
分を減少させる必要がある。このため従来の多層
配線構造体は大小さまざまな開口部面積を有する
スルーホールを介して金属配線層間が接続されて
いた。
を大きくするためには配線巾を広げるのが一般的
な手法である。従つてスルーホールにおいても、
開口部面積を大きくしてスルーホール部の抵抗成
分を減少させる必要がある。このため従来の多層
配線構造体は大小さまざまな開口部面積を有する
スルーホールを介して金属配線層間が接続されて
いた。
（発明が解決しようとする問題点）
しかし多層配線層を絶縁分離する中間絶縁層に
各種の大きさのスルーホールを形成することは製
造工程において種々の問題を発生する。すなわち
フオトリソ工程において、同一のエツチング条件
で同時に大きさの異なるスルーホールを中間絶縁
層に形成する場合、一般に開口面積の大きい方が
エツチヤントに対するエツチングレートが速いた
め、大きいスルーホールの方が小さいスルーホー
ルより短時間で下層金属配線層（例えばアルミ
層）面を露出させる傾向にある。したがつて、そ
のままエツチング処理を続けて小さいスルーホー
ル内に下層金属配線層を露出させると、大きいス
ルーホール内の金属配線層がエツチヤントにより
完全にエツチング除去される危険があつた。これ
を防止するためにエツチヤントに対するマスク層
を利用して各種のサイズのスルーホールを選択的
に形成することが実行されているが、フオトリソ
工程が増加する欠点があつた。
各種の大きさのスルーホールを形成することは製
造工程において種々の問題を発生する。すなわち
フオトリソ工程において、同一のエツチング条件
で同時に大きさの異なるスルーホールを中間絶縁
層に形成する場合、一般に開口面積の大きい方が
エツチヤントに対するエツチングレートが速いた
め、大きいスルーホールの方が小さいスルーホー
ルより短時間で下層金属配線層（例えばアルミ
層）面を露出させる傾向にある。したがつて、そ
のままエツチング処理を続けて小さいスルーホー
ル内に下層金属配線層を露出させると、大きいス
ルーホール内の金属配線層がエツチヤントにより
完全にエツチング除去される危険があつた。これ
を防止するためにエツチヤントに対するマスク層
を利用して各種のサイズのスルーホールを選択的
に形成することが実行されているが、フオトリソ
工程が増加する欠点があつた。
（問題点を解決するための手段）
そこで、この発明では、スルーホールを同一形
状の小単位に規格化し、その小単位に規格化され
た複数のスルーホールを通して上層金属配線層を
下層金属配線層に接続する。また、複数の小単位
に規格化されたスルーホールの周辺長の総和を、
小単位に規格化する以前のスルーホールの周辺長
より大とする。
状の小単位に規格化し、その小単位に規格化され
た複数のスルーホールを通して上層金属配線層を
下層金属配線層に接続する。また、複数の小単位
に規格化されたスルーホールの周辺長の総和を、
小単位に規格化する以前のスルーホールの周辺長
より大とする。
（作用）
スルーホールを小単位に規格化すれば、スルー
ホールがすべて同一のエツチング時間で絶縁層に
開けられる。したがつて、エツチング作業が容易
になるとともに、スルーホールの品質のバラツキ
が減少し、かつ下層金属配線層のオーバーエツチ
ングが防止され、製造歩留りが向上する。また、
多層配線においては、スルーホールの面積よりも
スルーホールの周辺長がスルーホール部の低抵抗
化に大きく関係するが、上層金属配線層を下層金
属配線層に接続するための複数の小単位に規格化
されたスルーホールの周辺長の総和を、小単位に
規格化する以前のスルーホールの周辺長より大と
することにより、スルーホール部の低抵抗化が図
られる。
ホールがすべて同一のエツチング時間で絶縁層に
開けられる。したがつて、エツチング作業が容易
になるとともに、スルーホールの品質のバラツキ
が減少し、かつ下層金属配線層のオーバーエツチ
ングが防止され、製造歩留りが向上する。また、
多層配線においては、スルーホールの面積よりも
スルーホールの周辺長がスルーホール部の低抵抗
化に大きく関係するが、上層金属配線層を下層金
属配線層に接続するための複数の小単位に規格化
されたスルーホールの周辺長の総和を、小単位に
規格化する以前のスルーホールの周辺長より大と
することにより、スルーホール部の低抵抗化が図
られる。
（実施例）
第１図はこの発明の一実施例を示す半導体集積
回路装置の平面図である。なお第２図と同一番号
は同一部分を示しており、且つ第２層の金属配線
層５の配線巾も同一であるものとする。
回路装置の平面図である。なお第２図と同一番号
は同一部分を示しており、且つ第２層の金属配線
層５の配線巾も同一であるものとする。
この一実施例において、第２層（上層）の金属
配線層５の下部は、この第２層金属配線層５と第
１層（下層）の金属配線層３間に配置された絶縁
層４に開けられた２つのスルーホール７を通して
前記第１層の金属配線層３に接続される。このス
ルーホール７は同一形状の小単位に規格化された
開口部であり、所望の周辺長が得られるまで整数
倍配置される。第１図に示す例では２つのスルー
ホール７の総面積の和は第２図に示されるスルー
ホール６の面積より小さいが、周辺長の総和はス
ルーホール６の周辺長より大きい値を持つ様に設
定される。そして、このように、基板または拡散
層１上の他のスルーホールも全て規格化された小
単位のスルーホールで形成されるもので、したが
つて、この例では、すべてのスルーホールを同一
のエツチング時間で絶縁層に開けることが可能と
なる。その結果、エツチング作業が容易になると
ともに、スルーホールの品質のバラツキが減少
し、かつ下層の金属配線層がエツチング除去され
ることが完全に解決され、製造歩留りが向上す
る。
配線層５の下部は、この第２層金属配線層５と第
１層（下層）の金属配線層３間に配置された絶縁
層４に開けられた２つのスルーホール７を通して
前記第１層の金属配線層３に接続される。このス
ルーホール７は同一形状の小単位に規格化された
開口部であり、所望の周辺長が得られるまで整数
倍配置される。第１図に示す例では２つのスルー
ホール７の総面積の和は第２図に示されるスルー
ホール６の面積より小さいが、周辺長の総和はス
ルーホール６の周辺長より大きい値を持つ様に設
定される。そして、このように、基板または拡散
層１上の他のスルーホールも全て規格化された小
単位のスルーホールで形成されるもので、したが
つて、この例では、すべてのスルーホールを同一
のエツチング時間で絶縁層に開けることが可能と
なる。その結果、エツチング作業が容易になると
ともに、スルーホールの品質のバラツキが減少
し、かつ下層の金属配線層がエツチング除去され
ることが完全に解決され、製造歩留りが向上す
る。
ところで、従来このようなスルーホール部の抵
抗成分Rtは、第１層金属配線層と第２層金属配
線層の接触表面積（スルーホール面積）ＳAに反
比例、即ちRt・ＳA＝一定であるので面積が増大
することは抵抗成分が減少するものと考えられて
いた。しかし発明者達の実験によれば、スルーホ
ール部の抵抗成分はその表面積を大きくすること
により効果的に減少しないことを示した。
抗成分Rtは、第１層金属配線層と第２層金属配
線層の接触表面積（スルーホール面積）ＳAに反
比例、即ちRt・ＳA＝一定であるので面積が増大
することは抵抗成分が減少するものと考えられて
いた。しかし発明者達の実験によれば、スルーホ
ール部の抵抗成分はその表面積を大きくすること
により効果的に減少しないことを示した。
第４図はスルーホール面積Ｓとスルーホール抵
抗Ｒの実験値を示すグラフである。この実験値は
16個のスルーホールを経由する、全長900μの金
属配線層間の両端抵抗値を求め、その1/16を一段
のスルーホール抵抗成分として得られたものであ
る。
抗Ｒの実験値を示すグラフである。この実験値は
16個のスルーホールを経由する、全長900μの金
属配線層間の両端抵抗値を求め、その1/16を一段
のスルーホール抵抗成分として得られたものであ
る。
第４図の実験グラフによれば、スルーホール抵
抗Ｒはその面積Ｓに比してＲ∝Ｓ〓（α〜−
0.4）の関係にあり、上記αの値は多少のバラツ
キがあつたものの、従来考えられていたα＝−１
から大差があつた。
抗Ｒはその面積Ｓに比してＲ∝Ｓ〓（α〜−
0.4）の関係にあり、上記αの値は多少のバラツ
キがあつたものの、従来考えられていたα＝−１
から大差があつた。
いま、スルーホール面積Ｓ（＝L2（Ｌは一辺
の長さ））の正方形であり、α＝−１／２の関係にある と、スルーホール抵抗はＲ∝L-1となり、周辺の
長さＬに反比例することになる。
の長さ））の正方形であり、α＝−１／２の関係にある と、スルーホール抵抗はＲ∝L-1となり、周辺の
長さＬに反比例することになる。
すなわち、これは抵抗Ｒがスルーホール面積Ｓ
よりスルーホールの周辺長により決定されること
を示している。従つて金属配線層に大きな電流容
量を必要とする場合、単一の大きなスルーホール
を形成するより、このスルーホールの面積の範囲
内で複数の小単位のスルーホールを形成して周辺
長を増大させた方がスルーホール抵抗が減少する
ことになる。
よりスルーホールの周辺長により決定されること
を示している。従つて金属配線層に大きな電流容
量を必要とする場合、単一の大きなスルーホール
を形成するより、このスルーホールの面積の範囲
内で複数の小単位のスルーホールを形成して周辺
長を増大させた方がスルーホール抵抗が減少する
ことになる。
この現象は、絶縁層４にスルーホールを形成し
た後、蒸着またはスパツタ工程により第２層金属
配線層を形成すると、スルーホールの端部の第２
層金属配線層の厚みが比較的薄く形成されるので
抵抗成分を大きく増加させることに起因する。し
かも、配線層を流れる電流はスルーホール端部に
集中分布して流れる傾向にあり、スルーホール部
中央の金属配線層は抵抗成分の低減にあまり寄与
していないものと思われる。従つて、第３図に示
すこの発明の一実施例の様に、スルーホールを小
単位に規格化し、その周辺長の総和を、小単位に
規格化する以前のスルーホールの周辺長より大と
することがスルーホール部の抵抗成分減少に極め
て有効となる。
た後、蒸着またはスパツタ工程により第２層金属
配線層を形成すると、スルーホールの端部の第２
層金属配線層の厚みが比較的薄く形成されるので
抵抗成分を大きく増加させることに起因する。し
かも、配線層を流れる電流はスルーホール端部に
集中分布して流れる傾向にあり、スルーホール部
中央の金属配線層は抵抗成分の低減にあまり寄与
していないものと思われる。従つて、第３図に示
すこの発明の一実施例の様に、スルーホールを小
単位に規格化し、その周辺長の総和を、小単位に
規格化する以前のスルーホールの周辺長より大と
することがスルーホール部の抵抗成分減少に極め
て有効となる。
このような効果は、特に多層配線層間の接続に
おいて得られる。すなわち、多層配線における中
間絶縁層膜厚は、拡散層と配線層間の絶縁層膜厚
に比べて圧倒的に厚い。これは、多層配線間の寄
生容量の低減を考慮してのことである。また、絶
縁性を考慮してのことである。すなわち、シリコ
ンの主表面に素子を形成した後の多層配線上層配
線材料の被着およびこれに先立つて行われる中間
絶縁層の形成は低温プロセスが強いられ、形成さ
れた中間絶縁層は、高温生成絶縁膜例えばサーマ
ルSiO2膜に比べてピンホール発生度が高い極め
て粗な膜となる。したがつて、膜厚を厚くして絶
縁性を確保する必要が生じる。しかるに、中間絶
縁層が厚いと、そこにスルーホールを形成した場
合、段差が大きくなる。加えて、この中間絶縁層
はエツチング時に下層アルミニウム（下層配線
層）との選択比が悪く、スルーホールの性格上中
間絶縁層を充分エツチングすると、アルミニウム
がオーバーエツチされ、段差部は中間絶縁層の厚
さより更に大きくなる。そして、このようにスル
ーホールにおける段差部が大きくなると、配線材
料を被着した場合にスルーホールの端部で配線材
料の厚みが薄くなり、中央部は電流通路として殆
ど寄与しなくなるもので、すなわちスルーホール
部の低抵抗化は、スルーホール面積より周辺長が
支配的になるのである。
おいて得られる。すなわち、多層配線における中
間絶縁層膜厚は、拡散層と配線層間の絶縁層膜厚
に比べて圧倒的に厚い。これは、多層配線間の寄
生容量の低減を考慮してのことである。また、絶
縁性を考慮してのことである。すなわち、シリコ
ンの主表面に素子を形成した後の多層配線上層配
線材料の被着およびこれに先立つて行われる中間
絶縁層の形成は低温プロセスが強いられ、形成さ
れた中間絶縁層は、高温生成絶縁膜例えばサーマ
ルSiO2膜に比べてピンホール発生度が高い極め
て粗な膜となる。したがつて、膜厚を厚くして絶
縁性を確保する必要が生じる。しかるに、中間絶
縁層が厚いと、そこにスルーホールを形成した場
合、段差が大きくなる。加えて、この中間絶縁層
はエツチング時に下層アルミニウム（下層配線
層）との選択比が悪く、スルーホールの性格上中
間絶縁層を充分エツチングすると、アルミニウム
がオーバーエツチされ、段差部は中間絶縁層の厚
さより更に大きくなる。そして、このようにスル
ーホールにおける段差部が大きくなると、配線材
料を被着した場合にスルーホールの端部で配線材
料の厚みが薄くなり、中央部は電流通路として殆
ど寄与しなくなるもので、すなわちスルーホール
部の低抵抗化は、スルーホール面積より周辺長が
支配的になるのである。
これに対して、拡散層と配線層との接続におい
ては、それらの間の絶縁層膜厚が比較的薄くてス
ルーホールにおける段差が小さいこと、およびア
ルミニウムなどの配線層の厚さが絶縁層膜厚に比
べて厚いことにより、スルーホールの端部におい
て配線層の薄い部分は生じない。したがつて、ス
ルーホール部の低抵抗化は、多少の周返長に依存
するかも知れないが、むしろ合金状態などが支配
的となり、従来通りスルーホール面積の増大が有
効となるのである。
ては、それらの間の絶縁層膜厚が比較的薄くてス
ルーホールにおける段差が小さいこと、およびア
ルミニウムなどの配線層の厚さが絶縁層膜厚に比
べて厚いことにより、スルーホールの端部におい
て配線層の薄い部分は生じない。したがつて、ス
ルーホール部の低抵抗化は、多少の周返長に依存
するかも知れないが、むしろ合金状態などが支配
的となり、従来通りスルーホール面積の増大が有
効となるのである。
（発明の効果）
以上説明したようにこの発明によれば、スルー
ホールを小単位に規格化して、その規格化された
複数のスルーホールを通して上層金属配線層を下
層金属配線層に接続するようにしたので、スルー
ホールを絶縁層に形成する際のエツチング作業が
容易になるとともに、スルーホールの品質のバラ
ツキが減少し、かつ下層金属配線層のオーバーエ
ツチングが防止され、製造歩留りが向上する。ま
た、この発明は、スルーホールを上記のように小
単位に規格化した上で、その周辺長の総和を、小
単位に規格化する以前のスルーホールの周辺長よ
り大であるようにしたので、特に多層配線におい
てスルーホール部の低抵抗化を達成できる。
ホールを小単位に規格化して、その規格化された
複数のスルーホールを通して上層金属配線層を下
層金属配線層に接続するようにしたので、スルー
ホールを絶縁層に形成する際のエツチング作業が
容易になるとともに、スルーホールの品質のバラ
ツキが減少し、かつ下層金属配線層のオーバーエ
ツチングが防止され、製造歩留りが向上する。ま
た、この発明は、スルーホールを上記のように小
単位に規格化した上で、その周辺長の総和を、小
単位に規格化する以前のスルーホールの周辺長よ
り大であるようにしたので、特に多層配線におい
てスルーホール部の低抵抗化を達成できる。
第１図はこの発明の半導体集積回路装置の一実
施例を示す一部切断平面図、第２図および第３図
は従来の２層配線構造の半導体集積回路装置の一
部切断平面図および断面図、第４図はスルーホー
ル抵抗とスルーホール面積の関係を求めた実験結
果を示す図である。 ３……第１層金属配線層、４……絶縁層、５…
…第２層金属配線層、７……スルーホール。
施例を示す一部切断平面図、第２図および第３図
は従来の２層配線構造の半導体集積回路装置の一
部切断平面図および断面図、第４図はスルーホー
ル抵抗とスルーホール面積の関係を求めた実験結
果を示す図である。 ３……第１層金属配線層、４……絶縁層、５…
…第２層金属配線層、７……スルーホール。
Claims (1)
- １ 上層の金属配線層と、下層の金属配線層と、
これら両配線層間に配置された絶縁層とを有し、
前記上層の金属配線層の下部は、複数の小単位に
規格化された前記絶縁層のスルーホール内を通つ
て前記下層の金属配線層と接続され、しかも前記
複数の小単位に規格化されたスルーホールの周辺
長の総和は、小単位に規格化する以前のスルーホ
ールの周辺長より大であることを特徴とする半導
体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26078884A JPS60192350A (ja) | 1984-12-12 | 1984-12-12 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26078884A JPS60192350A (ja) | 1984-12-12 | 1984-12-12 | 半導体集積回路装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2036577A Division JPS5839380B2 (ja) | 1977-02-28 | 1977-02-28 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60192350A JPS60192350A (ja) | 1985-09-30 |
| JPS6223460B2 true JPS6223460B2 (ja) | 1987-05-22 |
Family
ID=17352741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26078884A Granted JPS60192350A (ja) | 1984-12-12 | 1984-12-12 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60192350A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164776U (ja) * | 1987-04-15 | 1988-10-27 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5947474B2 (ja) * | 1975-10-31 | 1984-11-19 | 株式会社東芝 | ハンドウタイソウチ |
-
1984
- 1984-12-12 JP JP26078884A patent/JPS60192350A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164776U (ja) * | 1987-04-15 | 1988-10-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60192350A (ja) | 1985-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3139781B2 (ja) | 半導体装置およびその製造方法 | |
| US5128745A (en) | Semiconductor device with thin film resistor | |
| US4710398A (en) | Semiconductor device and manufacturing method thereof | |
| JP2001217242A (ja) | 半導体装置およびその製造方法 | |
| KR0124644B1 (ko) | 반도체소자의 다층금속배선의 형성방법 | |
| US5414404A (en) | Semiconductor device having a thin-film resistor | |
| US4816895A (en) | Integrated circuit device with an improved interconnection line | |
| JPS5839380B2 (ja) | 半導体集積回路装置 | |
| JPS6223460B2 (ja) | ||
| KR940002757B1 (ko) | 바이폴라형 반도체장치 | |
| US6927494B2 (en) | Local interconnect | |
| JPH10163200A (ja) | 半導体装置 | |
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JP2998454B2 (ja) | 半導体装置の製造方法 | |
| KR0146206B1 (ko) | 반도체 장치용 금속 배선 및 그 제조방법 | |
| JP2557281B2 (ja) | 半導体装置 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH0334545A (ja) | 半導体装置の製造方法 | |
| JPH0917868A (ja) | 半導体集積回路装置の配線接続構造及びその製造方法 | |
| JPH0338832A (ja) | 半導体装置の配線構造 | |
| JPH0547764A (ja) | 半導体装置とその製造方法 | |
| JPH06120215A (ja) | 半導体装置の製造方法 | |
| US5599737A (en) | Conductive runner fabrication |