JPS62243764A - スパツタによる成膜制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、スパッタによる成膜制御装置に関する。

（従来の技術） 従来、スパッタによる成膜装置として、ターゲットの近
傍に電磁石を配設してマグネトロン放電を起こさせ、タ
ーゲットの近傍に高密度のプラズマを作って大きなイオ
ン電流を流し、成膜速度を早くするようにし友ものが知
られている。

このものは、ターゲットが消耗すると、電磁石電流が一
定でもターゲット上の磁束密度が高くなり、電極間の放
電インピーダンスが小さくなる。したがってスパッタ電
流が大きくなり電源の足格出力を超過する。ま九プラズ
マがターゲットのエロージョンエリア最深部に集中する
ため膜厚分布が不良となると共にターゲツト材も無駄が
生ずる。更にターゲットの消耗によってターゲットと基
板間の距離が長くなるｔめ成膜速度（スパッタ速度）が
低下する。

そこで従来は、ターゲット電流、電磁石電流を人間が変
えるようにしていた。

（発明が解決しようとする問題点） しかし、従来のものは、スパッタ率、膜厚分布等の成膜
特性の管理が面倒であり、その安定性を常に保持するこ
とが困難であるという問題があった。

本発明は従来のこのような問題を解消するスパッタによ
る成膜制御装置を提供することをその目的とする。

（問題点を解決する友めの手段） 本願の第１発明は、第１図示のように、ターゲットｉｌ
ｌの近傍に電磁石（２）を配設してマグネトロン放電を
行なわせるようにしたスパッタ装置において、スパッタ
電力及びターゲット材料により定まる標準インピーダン
スＺｏを基準として設定された許容放電インピーダンス
、電磁石電流の変化率並びにスパッタ電力の変化率がそ
れぞれ記憶された記憶手段（３）と、スパッタ回路ｆｉ
Ｄから得られｔプａセス中のスパッタ電圧及びスパッタ
電流から放電インピーダンス２を算出する演算手段（４
）と、該放電インピーダンス２が記憶手段（３）に記憶
された許容放電インピーダンスの範囲内にあるかどうか
を判定する判定手段（５）と、放電インピーダンス２が
該範囲内にないとき、電磁石電源（７）を調整して記憶
手段（３）り記憶された変化率で電磁石電流を減少させ
ると共にスパッタ電源（８）をｌｌｄして記憶手段（３
）に記憶された変化率でスパッタ電力を増大させる調整
手段（６）とを具備し、該調整手段（６）により放電イ
ンピーダンス２を該範囲内にあるようにし友ことを特徴
とし、ｆ１ｇ２発明は、Ｍ１発明と同様の記憶手段＋３
１と、演算手段（４）と、判定手段（５１とを具備する
と共に、第２図示のように、放電インピーダンス２が記
憶手段（３）に記憶された許容放電インピーダンスの範
囲内にないとき、電磁石電源（７）を調整して記憶手段
（３）に記憶さｎｅ変化率で電磁石電流を減少させる第
１の調整手段（６，）と、基板の成膜の厚さを測定する
測定手段（９）と、該測定手段（９）により測定さＡ７
を成膜の厚さに対応させてスパッタ電力を増大させる第
２の調整手段（６，）とを具備し、該第１のＷＩｉ整手
投手段１）により放電インピーダンス２を該範囲内にあ
るようにし九ことを特徴とする。

Ｃ作用） 第１発明について、 ターゲラ）　（１）に基板ａ〔の成膜材料を使用し、本
発明装置を作動すると、スパッタ回路（ｉｌｌのスパッ
タ電圧及びスパッタ電流が演算手段（４）に人力し、こ
こで放電インピーダンス２が算出される。この放電イン
ピーダンスｚｒｉ、第５図示のように、記憶手段（３）
に記憶された許容放電インピーダンスの範囲（上限値Ｚ
ｕと下限値ｚ１の間）内のＡ点にある。スパッタが進行
すると、放電インピーダンスＺｒｉ徐々に低下し、下限
値Ｚｓ。

以下の３点に低下する。この状態になると判定手段（５
）は上記＋１！！凹外にあると判定し、調整手段（６）
を作動する。

調整手段（６）は電磁石電源（７）を調整し、記憶手段
（３）に記憶された変化率に従って電磁石電流を減少す
る。その結果、放電インピーダンス２は再び上昇し、上
記範囲内の０点になる。調整手段（６）は同時に記憶手
段（３）に記憶された変化率に従ってスパッタ電源（８
）を調整するので、スパッタ電力は増大する。かくてス
パッタが進行しターゲット（１）と基板Ｃ１１間の距離
の増大に伴い低下していたスパッタ率が再び増大する。

スパッタが更に進行すると、再び放電インピーダンス２
が低下するので、上記と同様の作用が繰返される。

第２発明について、 第１発明と同様に、判定手段（５）は放電インピーダン
ス２が許容インピーダンスの範凹外にあると判定すると
、ｓｇｌの調整手段（６，）を作動する。第１の＆ｉ整
平手段６．ｌｄ記憶手段（３）に記憶さＡｆｃ変化量に
従って電磁石電源（７１を調整するので、電磁石電流は
減少し、その結果放電インピーダンス２は再び上昇し、
上記範囲内の値となる。一方、装置の始動で測定手段（
９）が作動を開始し、基板（１〔の成膜の厚さを測定す
る。８Ｊ２の調整手段（６イはこの成膜の厚さに応じて
スパッタ電源（８）を調整しスパッタ電力を増大する。

かくてスパッタ速度には〈一定に保持される。

（実施例） 以下本発明の実施例を図面につき説明する。

ＷＸ４図は、本願の第１発明の１実施例を示す。

同図において、ターゲット（１）は、膜をつける基板Ｑ
Ｇとそのホルダである１ｇ！碓ａ’ａに対向して配置さ
れ、このターゲット（１）と陽極＋１７５との間にスパ
ッタ電源（８）が接続されている。

このターゲラ）　ｉｌ＋の裏面には、前記電磁石（２）
として２重磁極電磁石（２Ａ）が配設されている。

この２重磁極電磁石（２Ａ）は内側及び外側にそれぞれ
独立の内側フィル（１３，）と外側フィル（１３，）と
が巻装されており、これ等のフィル（１３，）　（１３
，）には互いに逆方向の電流を流すようにするもので、
例えば、内側コイル（１！５．）　Ｋ流れる電流を一定
にして外側コイル（１３，）Ｋ流れる電流を変化させる
と、プラズマ密度分布が移動し、ターゲットエ田−ジョ
ンエリアが広がってターゲットの使用効率が向上する。

以上は従来のものと特に異ならない。

スパッタ電源（８）とターゲット＋１１及びホルダ１１
２１とで構成されるスパッタ回路（１υの電圧及び電流
は、それぞれＡ／Ｄコンバータ（１４，）　（１４，）
によりデジタル値に変換してインプットボートαりを介
してマイクロコンピュータ１１６１に入力するようにす
る。

マイクロコンピュータ＋ｔｅは、前記演算手段（４）、
判定手段（５）及び調整手段（６）を構成するもので、
０ＰＴＪ（１７）、Ｒ２Ｍ１７）及びＲＡＭ（１９から
成る。

記憶手段（３）でもあるＲＯＭｒｔ♂には、スパッタ材
料毎に、スパッタ電力知対する標準放電インピーダンス
Ｚｏが記憶されている。

例文ｔｄアルミニウムーシリコン　ターゲットについて
は ま九、許容放電インピーダンスの上限値（Ｚｕ）及び下
限値（ＺＬ）と標準インピーダンス（Ｚ　ｏ）との比（
上限比と下限比）、例えば上限比１．１５、下限比α８
５が記憶されている。

を九、例えば下記のような各調整ステップにおける電磁
石電流及びスパッタ電力が記憶され更に、プロセス中の
スパッタ電圧及びスパッタ電流から放電インピーダンス
２を算出し、こノ放電インピーダンスが許容放電インピ
ーダンスの範囲内にあるかどうかを判定し、放電インピ
ーダンスがこの範囲内罠ないときは所定の変化率で電磁
石電流を減少すると共にスパッタ電力を増大させる一連
の成膜制御のためのプログラムが記憶されている。

第４図において％　（２１，）　（２１，）はアウトプ
ットホード■ヲ介してマイクロコンピュータａ６１カラ
出力する電磁石電流調整信号及びスパッタ電力調整信号
のデジタル値をアナログ値に変換するＤ／Ａコンバータ
で、このコンバータ（２１１）　（２１，）はそれぞｔ
′Ｌ１に磁石電源（７）のコントローラ（２２，）及び
スパッタ電源（８）のコントローラ（２２，）Ｋ接続さ
れている。

次に本実施例の作動を第５図を参照して説明する。

本装置を始動し、スパッタを開始する。数秒経過後、ス
パッタ回路（ｌυの電圧、電流をＡ／Ｄコンバータ（１
４，）　（１４，）を介してマイクロコンピュータｌｌ
Ｇに人力する（ステップ■）。この電流、電圧をマイク
ロコンピュータ（１６１で電力、電流に変換しくステッ
プ■）、この電圧、電流のサンプリング及び電力及び電
流への変換を５回（サンプリング周期＃′１１　Ｅｌ／
（Ｌ５ｓｅｃ）行ない（ステップ■）、電力及び電流の
平均値を算出し、これから放電インピーダンス２を算出
する（ステップ■）。次いで、スパッタ電力に対する標
準放電インピーダンスＺｏを基準にし次許容放電インピ
ーダンスの上限値及び下限値を算出しＣステップ■）、
放電インピーダンス２が許容放電インピーダンスの上限
値Ｚｕと下限値２−の間にあるかどうかを判定する（ス
テップ■）。許容インピーダンスの範囲内にあるときは
、ステップ■に戻り、再び前記ステップを繰返す。範囲
内にないときｄＲＯＭαηに記憶さｆ′Ｌ之変比変化率
化された電磁石電流Ｍ整信号及びスパッタ電力調整信号
がマイクロコンピュータ（１６１から出力しくステップ
■）、この各調整信号ＦｉＡ／Ｄコンバータ（２１１）
（２１，）を介してコントローラ（２２，）　（２２，
）　Ｋ加わる。かくて電磁石電流及びスパッタ電力は変
化し、放電インピーダンス２は許容放電インピーダンス
の範囲内に入る。またスパッタ速度が再び上昇する。

第６図は、本願の第２発明の実施例の要部のプ四ツク図
を示す。

同図において、（ハ）は、前記測定手段（９）としての
、基板（１（Ｉの膜厚、測定器で、この膜厚測定器のは
プロセス中の基板Ｑ（Ｉの膜厚を測定できるよう忙配設
されており、この出力は制御回路（２４に人力し、この
回路（２４は膜厚に対応するスパッタ速度の低下を補償
するスパッタ電力の、１！整信号を出力する。スパッタ
電源（８）はこの調整信号が人力するコントローラ（２
２，）で制御され、スパッタ電力を３１整する。

尚、その他の構成は、第４図示のものと同じである。

かくて、この実施例では、第７図に示すように１プロセ
ス中の放電インピーダンス２が許容インピーダンスの範
囲内にないときは、ＲＯＭα？）Ｋ記憶された変化され
た電磁石電流調整信号のみがマイクロコンピュータ（１
６１から出力し、この調整信号はＡ／Ｉ）コンバータ（
２１１）を介してコントローラ（２２，）Ｋ加わる。か
くて電磁石電流は変化し、放電インピーダンス２は許容
インピーダンスの範囲内に入る。一方、膜厚測定器のは
プロセス中の基板（１（１の膜厚に対応しｔ信号を出力
し、この信号によりスパッタ電源（８）を制御し、スパ
ッタ電力を膜厚く対応させて増大する。

かくてターゲット（１１が消耗してもスパッタ速度はは
！一定に保たれる。

（発明の効果） 以上のように１本願の第１発明によるときは、ターゲツ
ト材が変っても常に放電インピーダンスが許容放電イン
ピーダンスの範囲内に自動的°に像比れ、その結果、ス
パッタ電流がスパッタ電源の定格出力を超過する恐れが
なく、基板に形成される成膜の膜厚分布が均一になり、
またスパッタ成膜速度の低下が補償される等、成膜特性
の管理が容易に行なわれる効果があり、本願の第２発明
によるときは、以上の効果のうちスパッタ成膜速度の低
下がより正確に補償される効果を有する。

【図面の簡単な説明】

第１図は本願の第１発明の構成を示すブロック図、第２
図は本願の第２発明の構成の要部を示すブロック図、第
３図は作動説明図、第４図は、本願の第１発明の１実施
例のブロック図、第５図は、その成膜制御の流れ図、第
６図は本願の＄２発明の１実施例の要部を示すブロック
図、第７図はその成膜制御の要部の流れ図である。 （１）・・・ターゲット　　　　１２）・・・電磁石（
３）・・・記憶手段　　　　　（４）・・・演算手段（
５）・・・判定手段　　　　　（６）・・・調整手段外
２名 第５図 第７図

Claims (1)

1. 【特許請求の範囲】 １　ターゲットの近傍に電磁石を配設してマグネトロン
   放電を行なわせるようにしたスパッタ装置において、ス
   パッタ電力及びターゲット材料により定まる標準インピ
   ーダンスＺｏを基準として設定された許容放電インピー
   ダンス、電磁石電流の変化率並びにスパッタ電力の変化
   率がそれぞれ記憶された記憶手段と、プロセス中のスパ
   ッタ電圧及びスパッタ電流から放電インピーダンスＺを
   算出する演算手段と、該放電インピーダンスＺが該記憶
   手段に記憶された許容放電インピーダンスの範囲内にあ
   るかどうかを判定する判定手段と、放電インピーダンス
   Ｚが該範囲内にないとき記憶手段に記憶された変化率で
   電磁石電流を減少させると共に記憶手段に記憶された変
   化率でスパッタ電力を増大させる調整手段とを具備し、
   該調整手段により放電インピーダンスＺを該範囲内にあ
   るようにしたことを特徴とするスパッタによる成膜制御
   装置。 ２　ターゲットの近傍に電磁石を配設してマグネトロン
   放電を行なわせるようにしたスパッタ装置において、ス
   パッタ電力及びターゲット材料により定まる標準インピ
   ーダンスＺｏを基準として設定された許容放電インピー
   ダンス及び電磁石電流の変化率がそれぞれ記憶された記
   憶手段と、プロセス中のスパッタ電圧及びスパッタ電流
   から放電インピーダンスＺを算出する演算手段と、該放
   電インピーダンスＺが該記憶手段に記憶された許容放電
   インピーダンスの範囲内にあるかどうかを判定する判定
   手段と、放電インピーダンスＺが該範囲内にないとき記
   憶手段に記憶された変化率で電磁石電流を減少させる第
   １の調整手段と、基板の成膜の厚さを測定する測定手段
   と、該測定手段により測定された成膜の厚さに対応させ
   てスパッタ電力を増大させる第２の調整手段とを具備し
   、該第１の調整手段により放電インピーダンスＺを該範
   囲内にあるようにしたことを特徴とするスパッタによる
   成膜制御装置。