JPS6224711A - 電流切換型論理回路 - Google Patents
電流切換型論理回路Info
- Publication number
- JPS6224711A JPS6224711A JP16483785A JP16483785A JPS6224711A JP S6224711 A JPS6224711 A JP S6224711A JP 16483785 A JP16483785 A JP 16483785A JP 16483785 A JP16483785 A JP 16483785A JP S6224711 A JPS6224711 A JP S6224711A
- Authority
- JP
- Japan
- Prior art keywords
- output
- trs
- transistor
- input
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電流切替型の論理回路に関し、特に配線負荷に
よる遅れを改善しようとするものである。
よる遅れを改善しようとするものである。
電流切替型の論理回路には、第３図に示すＥＣＬ（エミ
ッタ結合ロジック）型や第４図のＣＭＬ（カレントモー
ドロジック）型がある。両者はカレントスイッチを構成
するトランジスタＴ＋、Ｔａとそのコレクタ抵抗Ｒ＋、
Ｒａ並びに電流源を構成するトランジスタＴ７と抵抗Ｒ
５からなる部分が共通するが、第４図のＣＭＬではトラ
ンジスタＴａ、Ｔ’＋のコレクタから直接出力Ｘ、Ｘを
取出すのに対し、第３図のＥＣＬではエミッタホロワの
トランジスタＴＩＱ、Ｔ９を使用してドライブ能力を向
上させている点が異なる。Ｖｒｅｆは基準電圧で、入力
ＩＮの振幅の中間値に設定されている。
ッタ結合ロジック）型や第４図のＣＭＬ（カレントモー
ドロジック）型がある。両者はカレントスイッチを構成
するトランジスタＴ＋、Ｔａとそのコレクタ抵抗Ｒ＋、
Ｒａ並びに電流源を構成するトランジスタＴ７と抵抗Ｒ
５からなる部分が共通するが、第４図のＣＭＬではトラ
ンジスタＴａ、Ｔ’＋のコレクタから直接出力Ｘ、Ｘを
取出すのに対し、第３図のＥＣＬではエミッタホロワの
トランジスタＴＩＱ、Ｔ９を使用してドライブ能力を向
上させている点が異なる。Ｖｒｅｆは基準電圧で、入力
ＩＮの振幅の中間値に設定されている。
非反転出力Ｘは入力ＩＮと同相であるのに対し、反転出
力は入力ＩＮと逆相の関係にある。またＲＴは終端抵抗
で、ＥＣＬでは通常このＲＴを付加して使用する。
力は入力ＩＮと逆相の関係にある。またＲＴは終端抵抗
で、ＥＣＬでは通常このＲＴを付加して使用する。
この種の回路の外部負荷として配線ｌを考えるとき、配
線には浮遊容量Ｃがあるので、出力Ｘ（またはＸ）のス
イッチング速度は該配線ｅの浮遊容量Ｃの影響を受ける
。つまり、入力ＩＮがＨ（ハイ）でトランジスタＴ４が
オフ（Ｔ＋はオン）のとき、出力ＸはＨになるが、この
とき容量ＣはＶｃｃ Ｔ１０−Ｘ Ｃの経路で充電
され、出力ＸがＨレベル（Ｖ ｃｃ −Ｖ １３Ｂ）に
なるのはこの充電完７後である。Ｘ＝Ｈの状態で入力Ｉ
ＮがＬ（ロー）に反転すると、トランジスタＴ４はオフ
からオンへ、出力ＸはＨからＬへ、またトランジスタＴ
＋はオンからオフへ、出力ＸはＬからＨへ切替わるが、
容量Ｃの電荷は終端抵抗ＲＴを通して放電するだけなの
で、出力ＸのＨからＬへの立下りは遅くなる。第４図の
場合は入力ＩＮがＨでトランジスタＴ’＋がオン、Ｔ４
がオフ、出力ＸはＨ，ＸはＬになるが、Ｘ＝Ｈは抵抗Ｒ
４を通して行なわれるので遅くなる。Ｘ＝Ｌは、トラン
ジスタＴ Ｉ。
線には浮遊容量Ｃがあるので、出力Ｘ（またはＸ）のス
イッチング速度は該配線ｅの浮遊容量Ｃの影響を受ける
。つまり、入力ＩＮがＨ（ハイ）でトランジスタＴ４が
オフ（Ｔ＋はオン）のとき、出力ＸはＨになるが、この
とき容量ＣはＶｃｃ Ｔ１０−Ｘ Ｃの経路で充電
され、出力ＸがＨレベル（Ｖ ｃｃ −Ｖ １３Ｂ）に
なるのはこの充電完７後である。Ｘ＝Ｈの状態で入力Ｉ
ＮがＬ（ロー）に反転すると、トランジスタＴ４はオフ
からオンへ、出力ＸはＨからＬへ、またトランジスタＴ
＋はオンからオフへ、出力ＸはＬからＨへ切替わるが、
容量Ｃの電荷は終端抵抗ＲＴを通して放電するだけなの
で、出力ＸのＨからＬへの立下りは遅くなる。第４図の
場合は入力ＩＮがＨでトランジスタＴ’＋がオン、Ｔ４
がオフ、出力ＸはＨ，ＸはＬになるが、Ｘ＝Ｈは抵抗Ｒ
４を通して行なわれるので遅くなる。Ｘ＝Ｌは、トラン
ジスタＴ Ｉ。
Ｔ７のプルダウン回路を通して比較的急速に行なわれる
。本発明は出力のＨ，Ｌ切換速度を改善しようとするも
のである。
。本発明は出力のＨ，Ｌ切換速度を改善しようとするも
のである。
Ｃ問題点を解決するための手段〕
本発明は、入力電圧を基準電圧と比較する第１および第
２のカレントスイッチと、該第１のカレントスイッチの
出力取出し点に該第２のカレントスイッチの出力を与え
る一対のエミッタホロワ・トランジスタとを備えてなる
ことを特徴とするものであるが、その構成および作用の
詳細は図示の実施例と共に説明する。
２のカレントスイッチと、該第１のカレントスイッチの
出力取出し点に該第２のカレントスイッチの出力を与え
る一対のエミッタホロワ・トランジスタとを備えてなる
ことを特徴とするものであるが、その構成および作用の
詳細は図示の実施例と共に説明する。
第１図および第２図は本発明の実施例で、第４図および
第３図の回路にトランジスタＴ２．Ｔ３゜Ｔｓ、Ｔｓ、
Ｔｏおよび抵抗Ｒ２，Ｒ３，Ｒ６を追加したものである
。トランジスタＴ２．Ｔ３は入力ＩＮに対する第２のカ
レントスイッチを構成し、Ｒ２，Ｒ３がそのコレクタ抵
抗、Ｔ ｅ ｒ Ｒｓが電流源となる。トランジスタ
Ｔ５．Ｔ６は負荷抵抗Ｒ＋、Ｒａに並列に接続され、ベ
ースはＴ ２ 。
第３図の回路にトランジスタＴ２．Ｔ３゜Ｔｓ、Ｔｓ、
Ｔｏおよび抵抗Ｒ２，Ｒ３，Ｒ６を追加したものである
。トランジスタＴ２．Ｔ３は入力ＩＮに対する第２のカ
レントスイッチを構成し、Ｒ２，Ｒ３がそのコレクタ抵
抗、Ｔ ｅ ｒ Ｒｓが電流源となる。トランジスタ
Ｔ５．Ｔ６は負荷抵抗Ｒ＋、Ｒａに並列に接続され、ベ
ースはＴ ２ 。
Ｔ３のコレクタに、即ちＴ６のベースはＴ３のコレクタ
に、ＴｓのベースはＴ２のコレクタに接続される。これ
らのトランジスタＴ５．Ｔ６はエミッタホロワで使用さ
れて出力Ｘ、Ｘの取出し点に（第２図では詳しくは出力
取出し用エミッタホロアトランジスタＴ９．ＴＩＯのベ
ースに、であるが）トランジスタＴ３．Ｔ２のコレクタ
出力を与える。
に、ＴｓのベースはＴ２のコレクタに接続される。これ
らのトランジスタＴ５．Ｔ６はエミッタホロワで使用さ
れて出力Ｘ、Ｘの取出し点に（第２図では詳しくは出力
取出し用エミッタホロアトランジスタＴ９．ＴＩＯのベ
ースに、であるが）トランジスタＴ３．Ｔ２のコレクタ
出力を与える。
第１図のＣＭＬで入力ＩＮがＨであるとトランジスタＴ
Ｉ、Ｔ２はオン、Ｔ３．Ｔ４はオフであり・ トランジ
スタＴ６のベース電位はＨＴ： Ｔ ｓはオン、出力Ｘ
はＨである。
Ｉ、Ｔ２はオン、Ｔ３．Ｔ４はオフであり・ トランジ
スタＴ６のベース電位はＨＴ： Ｔ ｓはオン、出力Ｘ
はＨである。
この状態で入力ＩＮがＨからＬへ変化すると、トランジ
スタＴ３．Ｔ４はオフからオンへ切替る。
スタＴ３．Ｔ４はオフからオンへ切替る。
またトランジスタＴ１．Ｔ２はオンからオフへ切替わり
、従ってトランジスタＴ６のベース電位はＨからＬへ変
化し、オフとなる。これらの相互作用で出力ＸのＨ−Ｌ
変化は急速に行なわれ、第３図のように配線ｌを接続し
その容量Ｃが付いても出力ＸのＨからＬへの変化は急速
である。
、従ってトランジスタＴ６のベース電位はＨからＬへ変
化し、オフとなる。これらの相互作用で出力ＸのＨ−Ｌ
変化は急速に行なわれ、第３図のように配線ｌを接続し
その容量Ｃが付いても出力ＸのＨからＬへの変化は急速
である。
逆に、入力ＩＮがＬからＨへ変化するときは、トランジ
スタＴ３．Ｔ４がオンからオフへ、またトランジスタＴ
６もオフからオンへ変化するので、出力ＸはＬからＨへ
急速に変化する。
スタＴ３．Ｔ４がオンからオフへ、またトランジスタＴ
６もオフからオンへ変化するので、出力ＸはＬからＨへ
急速に変化する。
第２図のＥＣＬで入力ＩＮがＨであるとトランジスタＴ
１．Ｔ２がオン、Ｔ３．Ｔ４がオフ、トランジスタＴＩ
Ｏはオンで出力ＸはＨレベル、トランジスタＴ９はオ
フで出力又はＬレベルになる。
１．Ｔ２がオン、Ｔ３．Ｔ４がオフ、トランジスタＴＩ
Ｏはオンで出力ＸはＨレベル、トランジスタＴ９はオ
フで出力又はＬレベルになる。
このときトランジスタＴ６はオン、Ｔｓはオフであり、
Ｔ６．Ｔ１０はダーリントンを構成するので出力ＸのＬ
−Ｈへの駆動能力は大きい。この状態で入力ＩＮがＨか
らＬへ切替わるとトランジスタＴ１．Ｔ２がオフ、Ｔ３
．Ｔ４がオンになり、またトランジスタＴ６がオフ、Ｔ
ｓがオンになる。
Ｔ６．Ｔ１０はダーリントンを構成するので出力ＸのＬ
−Ｈへの駆動能力は大きい。この状態で入力ＩＮがＨか
らＬへ切替わるとトランジスタＴ１．Ｔ２がオフ、Ｔ３
．Ｔ４がオンになり、またトランジスタＴ６がオフ、Ｔ
ｓがオンになる。
このＴ４オン、Ｔ６オツによりＴＩＯのベース電荷引抜
きが迅速に行なわれ出力ＸのＨ−Ｌ変化が速やかに行な
われる。
きが迅速に行なわれ出力ＸのＨ−Ｌ変化が速やかに行な
われる。
以上述べたように本発明によれば、電流切替型の論理回
路において、出力を取出すコレクタ抵抗Ｒ＋、Ｒａに並
列に、逆相の信号をベースに受けるトランジスタＴ５．
Ｔ６を接続したので、各出力のＨ，Ｌスイッチング速度
が改善される利点がある。
路において、出力を取出すコレクタ抵抗Ｒ＋、Ｒａに並
列に、逆相の信号をベースに受けるトランジスタＴ５．
Ｔ６を接続したので、各出力のＨ，Ｌスイッチング速度
が改善される利点がある。
第１図および第２図は本発明の各実施例を示す回路図、
第３図および第４図は従来の電流切替型論理回路の異な
る例を示す回路図である。 図中、ＴＩ、Ｔ４は第１のカレントスイッチ、Ｒ＋、Ｒ
ａはそのコレクタ抵抗、Ｔ２．Ｔ３は第２のカレントス
イッチ、Ｔ ｓ ＊ Ｔ ６はフィードバック用トラ
ンジスタである。
第３図および第４図は従来の電流切替型論理回路の異な
る例を示す回路図である。 図中、ＴＩ、Ｔ４は第１のカレントスイッチ、Ｒ＋、Ｒ
ａはそのコレクタ抵抗、Ｔ２．Ｔ３は第２のカレントス
イッチ、Ｔ ｓ ＊ Ｔ ６はフィードバック用トラ
ンジスタである。
Claims (1)
- 入力電圧を基準電圧と比較する第１および第２のカレン
トスイッチと、該第１のカレントスイッチの出力取出し
点に該第２のカレントスイッチの出力を与える一対のエ
ミッタホロワ・トランジスタとを備えてなることを特徴
とする電流切換型論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16483785A JPS6224711A (ja) | 1985-07-25 | 1985-07-25 | 電流切換型論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16483785A JPS6224711A (ja) | 1985-07-25 | 1985-07-25 | 電流切換型論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6224711A true JPS6224711A (ja) | 1987-02-02 |
Family
ID=15800865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16483785A Pending JPS6224711A (ja) | 1985-07-25 | 1985-07-25 | 電流切換型論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6224711A (ja) |
-
1985
- 1985-07-25 JP JP16483785A patent/JPS6224711A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07212224A (ja) | 対称的出力を有する電圧制御発振器（ｖｃｏ）と同発振器に用いる論理ゲート | |
| JPH0154890B2 (ja) | ||
| JPS58502176A (ja) | ラツチ可能高速設定ｄ−ａ変換器ビツトスイツチ | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| US4283640A (en) | All-NPN transistor driver and logic circuit | |
| JPS6224711A (ja) | 電流切換型論理回路 | |
| US5066874A (en) | Signal output circuit having bipolar transistor in output stage and arranged in cmos semiconductor integrated circuit | |
| JPH0482319A (ja) | 論理回路 | |
| JPH0738580B2 (ja) | エミッタ結合論理回路 | |
| JP2760047B2 (ja) | エミッタ結合型論理回路 | |
| JPH04117716A (ja) | 出力回路 | |
| JP2689628B2 (ja) | ドライバー回路 | |
| JPS594231A (ja) | 高速論理回路 | |
| JPH0983317A (ja) | 短パルス除去回路 | |
| JPH01128621A (ja) | チャージポンプ回路 | |
| JP2562437B2 (ja) | フリップフロップ回路 | |
| JP3138048B2 (ja) | ラッチ回路 | |
| US5495099A (en) | High speed super push-pull logic (SPL) circuit using bipolar technology | |
| JPH0216043B2 (ja) | ||
| JP2547791B2 (ja) | 電圧比較回路 | |
| JP2728506B2 (ja) | 論理回路 | |
| JP3233473B2 (ja) | 電圧レベル変換回路 | |
| JPH02121521A (ja) | 電圧比較器 | |
| JPS6224712A (ja) | Ｅｃｌ型論理回路 | |
| JPH0382073A (ja) | 論理回路 |