JPS622484B2 - - Google Patents
Info
- Publication number
- JPS622484B2 JPS622484B2 JP55029878A JP2987880A JPS622484B2 JP S622484 B2 JPS622484 B2 JP S622484B2 JP 55029878 A JP55029878 A JP 55029878A JP 2987880 A JP2987880 A JP 2987880A JP S622484 B2 JPS622484 B2 JP S622484B2
- Authority
- JP
- Japan
- Prior art keywords
- intermediate frequency
- frequency
- address
- output
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 230000003321 amplification Effects 0.000 description 19
- 238000003199 nucleic acid amplification method Methods 0.000 description 19
- 230000010355 oscillation Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/14—Automatic detuning arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
本発明は放送受信中のFM受信機の中間周波増
幅段での位相歪が最小になるようなFM受信機の
中間周波数制御方法に関する。
幅段での位相歪が最小になるようなFM受信機の
中間周波数制御方法に関する。
FM受信機における歪の内で中間周波増幅段中
のバンドパスフイルタにより生ずる歪が大きな部
分を占めている。またこのバンドパスフイルタに
よる歪は周波数依存性が高く、中間周波数が最適
値からはずれるに従つて急激に増加する。従つて
これを解決する方法として中間周波信号に特定の
周波数で変調をかけ、検波出力からその偶数次歪
を検出し、その位相を利用して歪中の特定の成分
が零となるように中間周波数を制御することによ
り中間周波増幅段での歪がほぼ最小になるように
する方法が提案されている。
のバンドパスフイルタにより生ずる歪が大きな部
分を占めている。またこのバンドパスフイルタに
よる歪は周波数依存性が高く、中間周波数が最適
値からはずれるに従つて急激に増加する。従つて
これを解決する方法として中間周波信号に特定の
周波数で変調をかけ、検波出力からその偶数次歪
を検出し、その位相を利用して歪中の特定の成分
が零となるように中間周波数を制御することによ
り中間周波増幅段での歪がほぼ最小になるように
する方法が提案されている。
しかし上記の従来の方法によるときはその構成
が複雑となるため高価となる欠点の他に、歪中の
特定の成分にのみ着目しているため、必ずしも歪
の最小点に制御されるとは限らない欠点があつ
た。
が複雑となるため高価となる欠点の他に、歪中の
特定の成分にのみ着目しているため、必ずしも歪
の最小点に制御されるとは限らない欠点があつ
た。
本発明は上記にかんがみなされたもので、上記
の欠点を解消したFM受信機の中間周波数制御方
法を提供することを目的とするものである。
の欠点を解消したFM受信機の中間周波数制御方
法を提供することを目的とするものである。
本発明の方法は、FM受信機の中間周波信号に
復調される放送信号の周波数より充分大きな特定
の周波数で周波数変調をかける第１の過程と、前
記第１の過程により特定の周波数で周波数変調さ
れた中間周波数信号を前記FM受信機の復調回路
で復調した出力から前記FM受信機の中間周波数
段での前記特定周波数の２倍以上の周波数成分を
検出する第２の過程と、 中間周波数に順次微小な変化を与え前記の微小
な変化による前記第２の過程からの検出出力の増
減により中間周波数を中間周波数段での歪が最小
となるように制御する第３の過程とを備えたこと
を特徴とするものである。
復調される放送信号の周波数より充分大きな特定
の周波数で周波数変調をかける第１の過程と、前
記第１の過程により特定の周波数で周波数変調さ
れた中間周波数信号を前記FM受信機の復調回路
で復調した出力から前記FM受信機の中間周波数
段での前記特定周波数の２倍以上の周波数成分を
検出する第２の過程と、 中間周波数に順次微小な変化を与え前記の微小
な変化による前記第２の過程からの検出出力の増
減により中間周波数を中間周波数段での歪が最小
となるように制御する第３の過程とを備えたこと
を特徴とするものである。
以下、本発明を実施例により説明する。
第１図は本発明方法を適用した一実施例のブロ
ツク図である。
ツク図である。
１はアンテナ、２は高周波増幅段、３は混合回
路、４は制御電圧を印加することにより発振周波
数を微小変化させることができる電圧制御発振器
からなる局部発振器（以下VCOと記す）、５は中
間周波増幅段、６は復調回路、７はローパスフイ
ルタであり、ローパスフイルタ７の出力を低周波
増幅段へ出力し、通常のFM受信機を構成してい
る。
路、４は制御電圧を印加することにより発振周波
数を微小変化させることができる電圧制御発振器
からなる局部発振器（以下VCOと記す）、５は中
間周波増幅段、６は復調回路、７はローパスフイ
ルタであり、ローパスフイルタ７の出力を低周波
増幅段へ出力し、通常のFM受信機を構成してい
る。
８は正弦波発振器であつて、正弦波発振器８の
発振周波数は放送信号の復調成分の周波数に比較
して充分に大きな周波数に設定してあり、またそ
の波形は歪の少ない正弦波である。VCO４には
Ｄ／Ａ変換器９からの直流出力と正弦波発振器８
の発振電圧とが加算器１０で加算された信号が印
加され、VCO４の発振周波数は加算器１０の出
力電圧によつて定まる。そこでVCO４の発振周
波数は正弦波発振器８の発振周波数でFM変調が
かかつており、その中心周波数はＤ／Ａ変換器９
の出力電圧により決まる。
発振周波数は放送信号の復調成分の周波数に比較
して充分に大きな周波数に設定してあり、またそ
の波形は歪の少ない正弦波である。VCO４には
Ｄ／Ａ変換器９からの直流出力と正弦波発振器８
の発振電圧とが加算器１０で加算された信号が印
加され、VCO４の発振周波数は加算器１０の出
力電圧によつて定まる。そこでVCO４の発振周
波数は正弦波発振器８の発振周波数でFM変調が
かかつており、その中心周波数はＤ／Ａ変換器９
の出力電圧により決まる。
従つてアンテナ１から入力された放送信号は高
周波増幅段２で増幅され、VCO４の発振出力と
混合され中間周波信号となる。しかるに前記した
如くVCO４の出力は正弦波発振器８の発振周波
数でFM変調がかかつておるために、中間周波信
号は放送信号のFM変調分と、VCO４のFM変調
分の両方でFM変調されていることになる。従つ
て復調回路６の復調出力には放送信号の復調成分
の他に、正弦波発振器８の発振信号成分が含まれ
ていることになる。ここで正弦波発振器８の発振
周波数は放送信号の復調成分に比べて充分高い周
波数に設定されているためにローパスフイルタ７
で除去されて低周波増幅段には正弦波発振器８の
発振信号成分が影響を与えることはない。
周波増幅段２で増幅され、VCO４の発振出力と
混合され中間周波信号となる。しかるに前記した
如くVCO４の出力は正弦波発振器８の発振周波
数でFM変調がかかつておるために、中間周波信
号は放送信号のFM変調分と、VCO４のFM変調
分の両方でFM変調されていることになる。従つ
て復調回路６の復調出力には放送信号の復調成分
の他に、正弦波発振器８の発振信号成分が含まれ
ていることになる。ここで正弦波発振器８の発振
周波数は放送信号の復調成分に比べて充分高い周
波数に設定されているためにローパスフイルタ７
で除去されて低周波増幅段には正弦波発振器８の
発振信号成分が影響を与えることはない。
一方、１１は正弦波発振器８の発振周波数の２
倍以上の周波数成分を取り出すためのハイパスフ
イルタ、１２はAM検波回路、１３はＡ／Ｄ変換
器、１４は制御装置である。
倍以上の周波数成分を取り出すためのハイパスフ
イルタ、１２はAM検波回路、１３はＡ／Ｄ変換
器、１４は制御装置である。
復調回路６の出力がハイパスフイルタ１１を通
過することにより、放送信号の復調成分および正
弦波発振器８の発振周波数の基本波成分が除去さ
れ、正弦波発振器８の発振周波数の２倍以上の周
波数が取り出される。すなわち、正弦波発振器８
の歪率は充分小さく設置してあるためにハイパス
フイルタ１１の出力には中間周波数増幅段５中の
バンドパスフイルタにより生じた歪成分が得られ
る。ハイパスフイルタ１１の出力はAM検波回路
１２により検波されて直流電圧に変換され、この
直流電圧Ａ／Ｄ変換器１３によりデジタル信号に
変換される。
過することにより、放送信号の復調成分および正
弦波発振器８の発振周波数の基本波成分が除去さ
れ、正弦波発振器８の発振周波数の２倍以上の周
波数が取り出される。すなわち、正弦波発振器８
の歪率は充分小さく設置してあるためにハイパス
フイルタ１１の出力には中間周波数増幅段５中の
バンドパスフイルタにより生じた歪成分が得られ
る。ハイパスフイルタ１１の出力はAM検波回路
１２により検波されて直流電圧に変換され、この
直流電圧Ａ／Ｄ変換器１３によりデジタル信号に
変換される。
そこで、Ａ／Ｄ変換器１３の出力は、中間周波
増幅段５で発生した歪成分のレベル、いいかえれ
ば中間周波増幅段５の歪率に比例した値となつて
いる。
増幅段５で発生した歪成分のレベル、いいかえれ
ば中間周波増幅段５の歪率に比例した値となつて
いる。
つぎに制御回路１４はたとえば第２図に示す如
く演算論理ユニツト２０、アキユムレータ２１、
プログラムカウンタ２２、インデツクスレジスタ
２３、データポインタ２４、その他からなるマイ
クロプロセサと、読出し専用メモリ２５と、読出
し書込みメモリ２６と、Ａ／Ｄ変換器１３の出力
が入力される入力ポート２７と、出力をＡ／Ｄ変
換器９へ入力する出力ポート２８と、入力ポート
２９とからなるマイクロコンピユータシステムで
構成する。
く演算論理ユニツト２０、アキユムレータ２１、
プログラムカウンタ２２、インデツクスレジスタ
２３、データポインタ２４、その他からなるマイ
クロプロセサと、読出し専用メモリ２５と、読出
し書込みメモリ２６と、Ａ／Ｄ変換器１３の出力
が入力される入力ポート２７と、出力をＡ／Ｄ変
換器９へ入力する出力ポート２８と、入力ポート
２９とからなるマイクロコンピユータシステムで
構成する。
読出し専用メモリ２５には制御回路１４のプロ
グラム、すなわち初期設定された初期設定値ＶVC
０に予め設定された微小変化用電圧Ｖαを順次加
算し、この加算した値を出力してVCO４の発振
周波数を順次前記電圧Ｖαに対応して変化させ、
前記電圧Ｖαの変化をさせる前と後との中間周波
増幅段５の歪を検出したＡ／Ｄ変換器１３の出力
をそれぞれ読出し書き込みメモリ２６の所定の番
地に記憶させ、この記憶されたＡ／Ｄ変換器１３
の出力を比較して歪の増・減を判定し、中間周波
増幅段５の歪最小となる中間周波信号に制御する
プログラムが格納してある。
グラム、すなわち初期設定された初期設定値ＶVC
０に予め設定された微小変化用電圧Ｖαを順次加
算し、この加算した値を出力してVCO４の発振
周波数を順次前記電圧Ｖαに対応して変化させ、
前記電圧Ｖαの変化をさせる前と後との中間周波
増幅段５の歪を検出したＡ／Ｄ変換器１３の出力
をそれぞれ読出し書き込みメモリ２６の所定の番
地に記憶させ、この記憶されたＡ／Ｄ変換器１３
の出力を比較して歪の増・減を判定し、中間周波
増幅段５の歪最小となる中間周波信号に制御する
プログラムが格納してある。
次に具体的に第３図および第４図とともに説明
する。
する。
第３図は中間周波増幅段の中間周波数IFに対
する歪Ｄの特性図の一例であり、第４図は制御回
路１４の動作のフローチヤートである。
する歪Ｄの特性図の一例であり、第４図は制御回
路１４の動作のフローチヤートである。
まず初めに、制御回路は、初期設定すなわち局
部発振制御用電圧ＶVC0の初期設定（初期電圧を
V0とする）と、微少変化用電圧Ｖαの初期設定
（Ｖαを正の値にする）を行ない、ＶVC0とＶαを
それぞれ読出し書込みメモリ（以下RAMと記
す）２６の所定番地（以下アドレスＡ及びアドレ
スＢと記す）に記憶する。この状態が第４図の３
１及び３２である。ついでアドレスＡの内容
（V0）が出力ポート２８を経由して、Ｄ／Ａ変換
器９へ出力される。この状態で同調操作が終るの
を待ち、同調操作が終了すると入力ポート２９を
通して、同調操作が終了したことを入力する。こ
のときの中間周波数をf0とする。中間周波数f0に
対して正弦波発振器８、ハイパスフイルタ１１、
AM検波回路１２、Ａ／Ｄ変換器１３により前記
した如くＡ／Ｄ変換器１３に中間周波数f0におけ
る中間周波段５の歪成分のレベルに比例した電圧
D0が出力される。この電圧D0は入力ポート２７
を通して読込まれ、RAM２６のアドレスＣに記
憶させる。ついで電圧V0とＶαとが加えられ
RAM２６のアドレスＡに記憶させる。次にアド
レスＡの内容すなわち（V0＋Ｖα）をＤ／Ａ変
換器９に出力する。
部発振制御用電圧ＶVC0の初期設定（初期電圧を
V0とする）と、微少変化用電圧Ｖαの初期設定
（Ｖαを正の値にする）を行ない、ＶVC0とＶαを
それぞれ読出し書込みメモリ（以下RAMと記
す）２６の所定番地（以下アドレスＡ及びアドレ
スＢと記す）に記憶する。この状態が第４図の３
１及び３２である。ついでアドレスＡの内容
（V0）が出力ポート２８を経由して、Ｄ／Ａ変換
器９へ出力される。この状態で同調操作が終るの
を待ち、同調操作が終了すると入力ポート２９を
通して、同調操作が終了したことを入力する。こ
のときの中間周波数をf0とする。中間周波数f0に
対して正弦波発振器８、ハイパスフイルタ１１、
AM検波回路１２、Ａ／Ｄ変換器１３により前記
した如くＡ／Ｄ変換器１３に中間周波数f0におけ
る中間周波段５の歪成分のレベルに比例した電圧
D0が出力される。この電圧D0は入力ポート２７
を通して読込まれ、RAM２６のアドレスＣに記
憶させる。ついで電圧V0とＶαとが加えられ
RAM２６のアドレスＡに記憶させる。次にアド
レスＡの内容すなわち（V0＋Ｖα）をＤ／Ａ変
換器９に出力する。
この状態が第４図の３３，３４および３５であ
る。そこでVCO４の発振周波数は電圧Ｖαに対
応して変化し、中間周波数は変化してf1となる。
中間周波数f1に対応する中間周波数段５の歪は
Ａ／Ｄ変換器１３の出力D1として表われ、Ａ／
Ｄ変換器１３の出力D1は読込まれてRAM２６の
アドレスＤに記憶させる。ついでアドレスＣとＤ
の内容D0とD1とを比較する。これまでの状態が
第４図の３６，３７および３８である。
る。そこでVCO４の発振周波数は電圧Ｖαに対
応して変化し、中間周波数は変化してf1となる。
中間周波数f1に対応する中間周波数段５の歪は
Ａ／Ｄ変換器１３の出力D1として表われ、Ａ／
Ｄ変換器１３の出力D1は読込まれてRAM２６の
アドレスＤに記憶させる。ついでアドレスＣとＤ
の内容D0とD1とを比較する。これまでの状態が
第４図の３６，３７および３８である。
第３図から判る毎く本例の中間周波段５におい
てはD0＞D1である。つぎにアドレスＤの内容D1
はアドレスＣに移す。引き続いてアドレスＡの内
容（V0＋Ｖα）とアドレスＢの内容Ｖαとを加
えてアドレスＡに記憶させる。
てはD0＞D1である。つぎにアドレスＤの内容D1
はアドレスＣに移す。引き続いてアドレスＡの内
容（V0＋Ｖα）とアドレスＢの内容Ｖαとを加
えてアドレスＡに記憶させる。
つぎにアドレスＡの内容（V0＋2Vα）をＤ／
Ａ変換器９を通して出力する。そこで中間周波数
は電圧Ｖαに対応して変化し、中間周波数はf2と
なる。中間周波数f2により中間周波増幅段５の歪
によりＡ／Ｄ変換器１３の出力はD2となる。こ
のD2をアドレスＤに記憶する。アドレスＣとＤ
の内容D1とD2とを比較する。第３図より明らか
な如くD1＞D2である。アドレスＤの内容D2はア
ドレスＣに転送する。
Ａ変換器９を通して出力する。そこで中間周波数
は電圧Ｖαに対応して変化し、中間周波数はf2と
なる。中間周波数f2により中間周波増幅段５の歪
によりＡ／Ｄ変換器１３の出力はD2となる。こ
のD2をアドレスＤに記憶する。アドレスＣとＤ
の内容D1とD2とを比較する。第３図より明らか
な如くD1＞D2である。アドレスＤの内容D2はア
ドレスＣに転送する。
次に上記と同様に働いてＤ／Ａ変換器９に
（V0＋3Vα）が出力され、中間周波数f3となり、
このときのＡ／Ｄ変換器１３の出力D3をアドレ
スＤに記憶する。アドレスＣとＤの内容D2とD3
とを比較する。第３図より明らかな如くD3＞D2
である。ここで比較結果は前記f1，f2の場合に対
して符号が逆になつておりアドレスＢの内容Ｖα
の符号を反転する。ここでＶαは負の値（−Ｖ
α）となる。ここでアドレスＢの内容（−Ｖα）
が正か負かをチエツクする。この場合負である。
この状態が第４図の３９，４０である。アドレス
Ｄの内容D3をアドレスＣに移す。次にアドレス
Ａの内容（V0＋3Vα）とアドレスＢの内容（−
Ｖα）とを加えアドレスＡに記憶する。
（V0＋3Vα）が出力され、中間周波数f3となり、
このときのＡ／Ｄ変換器１３の出力D3をアドレ
スＤに記憶する。アドレスＣとＤの内容D2とD3
とを比較する。第３図より明らかな如くD3＞D2
である。ここで比較結果は前記f1，f2の場合に対
して符号が逆になつておりアドレスＢの内容Ｖα
の符号を反転する。ここでＶαは負の値（−Ｖ
α）となる。ここでアドレスＢの内容（−Ｖα）
が正か負かをチエツクする。この場合負である。
この状態が第４図の３９，４０である。アドレス
Ｄの内容D3をアドレスＣに移す。次にアドレス
Ａの内容（V0＋3Vα）とアドレスＢの内容（−
Ｖα）とを加えアドレスＡに記憶する。
次にアドレスＡの内容（V0＋2Vα）をＤ／Ａ
変換器９を通して出力する。中間周波数はf2とな
る。このときのＡ／Ｄ変換器１３の出力D2をア
ドレスＤに記憶し、アドレスＣとＤの内容D3と
D2とを比較する。この場合はD3＞D2であり、ア
ドレスＤの内容D2の方が小さいのでアドレスＢ
の内容（−Ｖα）はそのままでアドレスＡの内容
（V0＋2Vα）と加える。そこで前記と同様にアド
レスＤの内容D2をアドレスＣに移す。アドレス
Ａの内容（V0＋Ｖα）はＤ／Ａ変換器９を通し
て出力し、中間周波数はf1となる。中間周波数f1
に対するＡ／Ｄ変換器１３の出力D1はアドレス
Ｄに記憶する。アドレスＣとＤの内容D2とD1を
比較する。この場合はD1＞D2であり比較結果の
符号は反転する。従つて前記のf2とf3の中間周波
数の場合と同様に第４図の３９，４０のに入り、
アドレスＢの内容（−Ｖα）の符号は反転されて
アドレスＢの内容は（Ｖα）となる。ついでアド
レスＢの内容（Ｖα）の符号がチエツクされる。
この場合、符号は（＋）であるため第４図の４１
に移行し、アドレスＡの内容（V0＋Ｖα）にア
ドレスＢの内容（Ｖα）とを加えアドレスＡに記
憶する。ついでアドレスＡの内容（V0＋2Vα）
はＤ／Ａ変換器９を通して出力する。そこで中間
周波信号はf2となり、Ａ／Ｄ変換器１３の出力D2
をアドレスＤに記憶する。ついでアドレスＣとＤ
の内容D2とD2とを比較する。ここにおいてアド
レスＣとＤの内容は等しく第４図の４３を通して
42のループに入り、アドレスＣとＤの内容D2の
比較が繰返され、Ａ／Ｄ変換器１３の出力がD2
である限りVCO４の制御用電圧（V0＋2Vα）は
変化せず歪最小の状態に維持される。
変換器９を通して出力する。中間周波数はf2とな
る。このときのＡ／Ｄ変換器１３の出力D2をア
ドレスＤに記憶し、アドレスＣとＤの内容D3と
D2とを比較する。この場合はD3＞D2であり、ア
ドレスＤの内容D2の方が小さいのでアドレスＢ
の内容（−Ｖα）はそのままでアドレスＡの内容
（V0＋2Vα）と加える。そこで前記と同様にアド
レスＤの内容D2をアドレスＣに移す。アドレス
Ａの内容（V0＋Ｖα）はＤ／Ａ変換器９を通し
て出力し、中間周波数はf1となる。中間周波数f1
に対するＡ／Ｄ変換器１３の出力D1はアドレス
Ｄに記憶する。アドレスＣとＤの内容D2とD1を
比較する。この場合はD1＞D2であり比較結果の
符号は反転する。従つて前記のf2とf3の中間周波
数の場合と同様に第４図の３９，４０のに入り、
アドレスＢの内容（−Ｖα）の符号は反転されて
アドレスＢの内容は（Ｖα）となる。ついでアド
レスＢの内容（Ｖα）の符号がチエツクされる。
この場合、符号は（＋）であるため第４図の４１
に移行し、アドレスＡの内容（V0＋Ｖα）にア
ドレスＢの内容（Ｖα）とを加えアドレスＡに記
憶する。ついでアドレスＡの内容（V0＋2Vα）
はＤ／Ａ変換器９を通して出力する。そこで中間
周波信号はf2となり、Ａ／Ｄ変換器１３の出力D2
をアドレスＤに記憶する。ついでアドレスＣとＤ
の内容D2とD2とを比較する。ここにおいてアド
レスＣとＤの内容は等しく第４図の４３を通して
42のループに入り、アドレスＣとＤの内容D2の
比較が繰返され、Ａ／Ｄ変換器１３の出力がD2
である限りVCO４の制御用電圧（V0＋2Vα）は
変化せず歪最小の状態に維持される。
この状態において、たとえば還境の変化などに
より、中間周波増幅段５またはVCO４の特性が
変化し、Ａ／Ｄ変換器１３の出力がD2よりも増
加し、その増加が特定の値（歪悪化許容度βとす
る）よりも大きくなると、第４図の４３から３２
へ戻り、上記において説明したと同様に作用して
その時点で歪最小点に中間周波数を制御する。
より、中間周波増幅段５またはVCO４の特性が
変化し、Ａ／Ｄ変換器１３の出力がD2よりも増
加し、その増加が特定の値（歪悪化許容度βとす
る）よりも大きくなると、第４図の４３から３２
へ戻り、上記において説明したと同様に作用して
その時点で歪最小点に中間周波数を制御する。
ここで歪悪化許容度βをもうけたのは、ノイズ
等によるＡ／Ｄ変換器の出力の微小な変動によ
り、誤動作を起すのをふせぐためである。
等によるＡ／Ｄ変換器の出力の微小な変動によ
り、誤動作を起すのをふせぐためである。
また上記は第３図に示す如く歪最小となる中間
周波数が中間周波数f2の場合と一致しているが歪
最小となる中間周波数が第３図の中間周波数f2と
f3との間にあつても同様であり、この場合におい
て制御回路１４により中間周波数はf2またはf3に
保たれるがアドレスＢに記憶させるＶαを小さく
選択することにより問題はない。また、歪最小と
なる中間周波数が第３図の中間周波数f1とf2との
間にある場合も上記と同様である。
周波数が中間周波数f2の場合と一致しているが歪
最小となる中間周波数が第３図の中間周波数f2と
f3との間にあつても同様であり、この場合におい
て制御回路１４により中間周波数はf2またはf3に
保たれるがアドレスＢに記憶させるＶαを小さく
選択することにより問題はない。また、歪最小と
なる中間周波数が第３図の中間周波数f1とf2との
間にある場合も上記と同様である。
つぎに第３図の中間周波数f2とf3とにおける
Ａ／Ｄ変換器１３の出力が等しくD2＝D3の場合
は、第４図の３８においてD2＝D3が判断されて
第４図の３９に進み、ついで中間周波数f3，f2，
f1，f2を径由して第４図の４０でアドレスＢの内
容（＋Ｖα）の符号（＋）が検知され、中間周波
数がf2に保たれる。
Ａ／Ｄ変換器１３の出力が等しくD2＝D3の場合
は、第４図の３８においてD2＝D3が判断されて
第４図の３９に進み、ついで中間周波数f3，f2，
f1，f2を径由して第４図の４０でアドレスＢの内
容（＋Ｖα）の符号（＋）が検知され、中間周波
数がf2に保たれる。
つぎに制御回路１４の他の例を第５図に示す。
５０，５１，５９，６０はゲートであり制御信
号GP1，GP2，GP3によつてその開閉が制御され
る。５２，５３，５５はレジスタである。５４は
デイジタル比較器（以下単に比較器と記す）であ
り、制御信号GP4によつて２つの入力の比較を行
なう。５６は電圧Ｖαが設定されている設定器で
あり、５７はＶαとレジスタ５５の値を加算する
デイジタル加算器（以下単に加算器と記す）、５
８はレジスタ５５の値からＶαを引くデイジタル
減算器（以下単に減算器と記す）である。６１は
比較器５４の出力の立下りで反転するフリツプフ
ロツプである。
号GP1，GP2，GP3によつてその開閉が制御され
る。５２，５３，５５はレジスタである。５４は
デイジタル比較器（以下単に比較器と記す）であ
り、制御信号GP4によつて２つの入力の比較を行
なう。５６は電圧Ｖαが設定されている設定器で
あり、５７はＶαとレジスタ５５の値を加算する
デイジタル加算器（以下単に加算器と記す）、５
８はレジスタ５５の値からＶαを引くデイジタル
減算器（以下単に減算器と記す）である。６１は
比較器５４の出力の立下りで反転するフリツプフ
ロツプである。
動作開始時にはレジスタ５５は初期設定電圧
V0にセツトされ、フリツプフロツプ６１は０に
セツトされるものとする。
V0にセツトされ、フリツプフロツプ６１は０に
セツトされるものとする。
この状態で同調操作を終了すると第６図のゲー
ト制御パルスにしたがつて回路が動作する。
ト制御パルスにしたがつて回路が動作する。
まずGP1のパルスによつてゲート５０が開き、
このときの中間周波数f0に対応するＡ／Ｄ変換器
１３の出力D0がレジスタ５２に記憶される。
このときの中間周波数f0に対応するＡ／Ｄ変換器
１３の出力D0がレジスタ５２に記憶される。
ついでGP2のパルスによつてゲート５９が開
き、レジスタ５５に（V0＋Ｖα）が記憶され、
中間周波数がf1に変化する。
き、レジスタ５５に（V0＋Ｖα）が記憶され、
中間周波数がf1に変化する。
ついでGP3のパルスによつてゲート５１が開
き、D1がレジスタ５３に記憶される。
き、D1がレジスタ５３に記憶される。
ついで、GP4のパルスによつて比較器５４がレ
ジスタ５２の内容D0とレジスタ５３の内容D1を
比較する。ここではD0＞D1なので比較器５４の
出力は１となり、フリツプフロツプ６１の出力は
変化せず０のままである。
ジスタ５２の内容D0とレジスタ５３の内容D1を
比較する。ここではD0＞D1なので比較器５４の
出力は１となり、フリツプフロツプ６１の出力は
変化せず０のままである。
ついでGP1のパルスによりD1がレジスタ５２に
記憶され、GP2のパルスによつてレジスタ５５の
内容が（V0＋2Vα）となり、中間周波数がf2と
なりGP3のパルスにより、D2がレジスタ５３に記
憶され、GP4のパルスによつてレジスタ５２とレ
ジスタ５３が比較される。今度もD1＞D2なので
フリツプフロツプ６１の出力は０のままである。
つづいて前と同様に、D2がレジスタ５２に記憶
され、中間周波数がf3に変り、D3がレジスタ５３
に記憶される。
記憶され、GP2のパルスによつてレジスタ５５の
内容が（V0＋2Vα）となり、中間周波数がf2と
なりGP3のパルスにより、D2がレジスタ５３に記
憶され、GP4のパルスによつてレジスタ５２とレ
ジスタ５３が比較される。今度もD1＞D2なので
フリツプフロツプ６１の出力は０のままである。
つづいて前と同様に、D2がレジスタ５２に記憶
され、中間周波数がf3に変り、D3がレジスタ５３
に記憶される。
今度はD2＜D3なので、比較器５４の出力は１
から０に変化し、フリツプフロツプ６１の出力は
１に変化する。
から０に変化し、フリツプフロツプ６１の出力は
１に変化する。
したがつて次のサイクルではGP2のパルスによ
つてゲート６０が開くため、D3がレジスタ５２
に記憶され、中間周波数はf2となり、D2がレジス
タ５３に記憶される。今度はD3＞D2なのでフリ
ツプフロツプ６１は１のままである。
つてゲート６０が開くため、D3がレジスタ５２
に記憶され、中間周波数はf2となり、D2がレジス
タ５３に記憶される。今度はD3＞D2なのでフリ
ツプフロツプ６１は１のままである。
以上のような動作を繰返すことにより、中間周
波数はf1，f2，f3の間を行き来することになり、
Ｖαを微小に選択することによつて、歪最小とな
る中間周波数から所定範囲（Ｖαによつて決ま
る）内に中間周波数を制御することができる。
波数はf1，f2，f3の間を行き来することになり、
Ｖαを微小に選択することによつて、歪最小とな
る中間周波数から所定範囲（Ｖαによつて決ま
る）内に中間周波数を制御することができる。
以上説明した如く本発明によれば、FM受信機
において中間周波増幅段での歪を最小とすること
ができる。また、本発明を適用した回路はその構
成においても簡単となる効果がある。
において中間周波増幅段での歪を最小とすること
ができる。また、本発明を適用した回路はその構
成においても簡単となる効果がある。
第１図は本発明方法を適用した一実施例のブロ
ツク図。第２図は第１図中の制御回路の一例のブ
ロツク図。第３図および第４図は第１図に示した
ブロツク図による本発明方法の説明に供する図。
第５図は第１図中の制御回路の他の一例のブロツ
ク図。第６図は第５図の制御回路の動作の説明に
供する図。 ２……高周波増幅段、３……混合回路、４……
VCO、５……中間周波増幅段、６……復調回
路、７……ローパスフイルタ、８……正弦波発振
器、９……Ｄ／Ａ変換器、１０……加算器、１１
……ハイパスフイルタ、１２……AM検波回路、
１３……Ａ／Ｄ変換器、１４……制御回路、２０
……演算論理ユニツト、２１……アキユムレー
タ、２２……プログラムカウンタ、２３……イン
デツクスレジスタ、２５……読出専用メモリ、２
６……RAM、２７および２９……入力ポート、
２８……出力ポート、５０，５１，５９および６
０……ゲート、５２，５３および５５……レジス
タ、５４……比較器、５６……設定器、５７……
加算器、５８……減算器、６１……フリツプフロ
ツプ。
ツク図。第２図は第１図中の制御回路の一例のブ
ロツク図。第３図および第４図は第１図に示した
ブロツク図による本発明方法の説明に供する図。
第５図は第１図中の制御回路の他の一例のブロツ
ク図。第６図は第５図の制御回路の動作の説明に
供する図。 ２……高周波増幅段、３……混合回路、４……
VCO、５……中間周波増幅段、６……復調回
路、７……ローパスフイルタ、８……正弦波発振
器、９……Ｄ／Ａ変換器、１０……加算器、１１
……ハイパスフイルタ、１２……AM検波回路、
１３……Ａ／Ｄ変換器、１４……制御回路、２０
……演算論理ユニツト、２１……アキユムレー
タ、２２……プログラムカウンタ、２３……イン
デツクスレジスタ、２５……読出専用メモリ、２
６……RAM、２７および２９……入力ポート、
２８……出力ポート、５０，５１，５９および６
０……ゲート、５２，５３および５５……レジス
タ、５４……比較器、５６……設定器、５７……
加算器、５８……減算器、６１……フリツプフロ
ツプ。
Claims (1)
- 【特許請求の範囲】 １ FM受信機の中間周波信号に復調される放送
信号の周波数より充分大きな特定の周波数で周波
数変調をかける第１の過程と、 前記第１の過程により特定の周波数で周波数変
調された中間周波信号を前記FM受信機の復調回
路で復調した出力から前記FM受信機の中間周波
数段での前記特定周波数の２倍以上の周波数成分
を検出する第２の過程と、 中間周波数に順次微小な変化を与え前記の微小
な変化による前記第２の過程からの検出出力の増
減により中間周波数を中間周波数段での歪が最小
となるように制御する第３の過程とを備えたこと
を特徴とするFM受信機の中間周波数制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2987880A JPS56126313A (en) | 1980-03-10 | 1980-03-10 | Intermediate frequency control method for fm receiver |
| US06/234,960 US4373209A (en) | 1980-03-10 | 1981-02-17 | Method and circuitry for controlling the intermediate frequency of an FM receiver to lessen phase distortion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2987880A JPS56126313A (en) | 1980-03-10 | 1980-03-10 | Intermediate frequency control method for fm receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56126313A JPS56126313A (en) | 1981-10-03 |
| JPS622484B2 true JPS622484B2 (ja) | 1987-01-20 |
Family
ID=12288228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2987880A Granted JPS56126313A (en) | 1980-03-10 | 1980-03-10 | Intermediate frequency control method for fm receiver |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4373209A (ja) |
| JP (1) | JPS56126313A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145219A (ja) * | 1982-02-22 | 1983-08-30 | Nippon Gakki Seizo Kk | 受信装置 |
| US4554514A (en) * | 1984-12-21 | 1985-11-19 | Rca Corporation | Predistortion circuit with feedback |
| US4855894A (en) * | 1987-05-25 | 1989-08-08 | Kabushiki Kaisha Kenwood | Frequency converting apparatus |
| GB2220317B (en) * | 1988-05-28 | 1992-07-22 | Motorola Israel Ltd | Automatically self-calibrating oscillators in heterodyned radio receivers |
| GB9006919D0 (en) * | 1990-03-28 | 1990-05-23 | Panther Giles | Paging receiver |
| FR2685577A1 (fr) * | 1991-12-23 | 1993-06-25 | Thomson Lgt | Procede et dispositif de transposition de frequence. |
| US5688861A (en) | 1995-11-30 | 1997-11-18 | Arco Chemical Technology, L.P. | Process for the preparation of polyol polymer dispersions |
| US6477477B1 (en) * | 2000-06-12 | 2002-11-05 | Motorola, Inc. | Extended base band multicarrier system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4237556A (en) * | 1978-03-06 | 1980-12-02 | Trio Kabushiki Kaisha | Superheterodyne receiver having distortion reducing circuitry |
-
1980
- 1980-03-10 JP JP2987880A patent/JPS56126313A/ja active Granted
-
1981
- 1981-02-17 US US06/234,960 patent/US4373209A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56126313A (en) | 1981-10-03 |
| US4373209A (en) | 1983-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH029734B2 (ja) | ||
| US4354277A (en) | Signal acquisition system | |
| JPS622484B2 (ja) | ||
| JPH05206843A (ja) | 広いダイナミックレンジを有する位相比較装置 | |
| US4367444A (en) | Frequency discriminator and frequency modulator incorporating such discriminator | |
| JPS62292008A (ja) | 音量制御装置 | |
| JPH01191548A (ja) | 周波数検波式復調回路 | |
| US5475627A (en) | Digital wave synthesizer with address conversion for reducing memory capacity | |
| JPH0637630A (ja) | Ｐｌｌ回路 | |
| KR970002886B1 (ko) | Fm 복조 회로 | |
| JPS6314502Y2 (ja) | ||
| JPH09121158A (ja) | 周波数シンセサイザチューナ | |
| JPH0287822A (ja) | 自動位相制御回路 | |
| JPH07115328A (ja) | Ｆｍ信号の復調回路 | |
| JPH01106507A (ja) | 周波数変調回路 | |
| Moskowitz | Linear feedback AGC with input‐level‐invariant response times | |
| JP3101477B2 (ja) | Ｐｌｌ集積回路 | |
| JPH05114857A (ja) | Ｐｌｌ回路 | |
| JP2888848B2 (ja) | 利得制御回路 | |
| JPH0619220Y2 (ja) | 同一電圧発生装置 | |
| JP2523863Y2 (ja) | 光学式ディスク再生装置のｆｍ音声信号検波器 | |
| JPH018024Y2 (ja) | ||
| JPH0342758Y2 (ja) | ||
| JPS5936030Y2 (ja) | 掃引受信機 | |
| JP2001044829A (ja) | 位相同期回路 |