JPS62249425A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62249425A JPS62249425A JP9215686A JP9215686A JPS62249425A JP S62249425 A JPS62249425 A JP S62249425A JP 9215686 A JP9215686 A JP 9215686A JP 9215686 A JP9215686 A JP 9215686A JP S62249425 A JPS62249425 A JP S62249425A
- Authority
- JP
- Japan
- Prior art keywords
- film
- psg
- passivation
- cvd
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に係り、特にＰＮ接合のパシベーシ
ョンに係り、特に複数の嘆で構成されたパシベーション
膜の中のエツチング速度の速い膜の保護に好適な膜構造
に関する。
ョンに係り、特に複数の嘆で構成されたパシベーション
膜の中のエツチング速度の速い膜の保護に好適な膜構造
に関する。
ＰＮ接合のパシベーションは半導体基体表面に熱的に、
又は化学的に形成された５ｉＯｚと、Ｎａ等の汚染を防
止し特性の安定化を狙うリンガラス、（以下ＰＳＧ）等
の膜と、さらにＰＳＧ膜を保護する為に被着形成した酸
化ｗ！、（以下ＣＶＤ−８ｊ０２）で構成されている（
特開昭４７−４５３７８号公報参照）。パシベーション
１ＩｉＩ膜形成後電極付の為、所望の位＃をホトエツチ
ングにて除去されるが、従来は完全なパシベーションｄ
を形成後。
又は化学的に形成された５ｉＯｚと、Ｎａ等の汚染を防
止し特性の安定化を狙うリンガラス、（以下ＰＳＧ）等
の膜と、さらにＰＳＧ膜を保護する為に被着形成した酸
化ｗ！、（以下ＣＶＤ−８ｊ０２）で構成されている（
特開昭４７−４５３７８号公報参照）。パシベーション
１ＩｉＩ膜形成後電極付の為、所望の位＃をホトエツチ
ングにて除去されるが、従来は完全なパシベーションｄ
を形成後。
電甑付用の窓開ｌすのエツチングが実施されていた。
上記従来技術は１例えば第３図（ａ）に示す様に半導体
基本６に熱酸化５ｉＣｈ［１とＰａＣｌ２とＣＶＤ
５ｉＣｈ漠３を順次形成後、第３ｄ（ｂ３の様にカソー
ドシ直を形成するための電画窓Ｗをホトエツチングで形
成していたため、熱酸化膜１やＣＶＤ ５ｉ０２膜３
に比ベエッチング速度の速いＰＳＧＳ２Ｏ２甑窓開けさ
れた端部でオーバーエツチングされてしまう。第２図に
は電極４．５付した構造と示すが、こＤ電極付の工程で
も洗浄処理等でＰＳ（４２のエツチングが進み、ＰＳＧ
Ｓ２Ｏ２い部分が広がるため、それだけＮａ等の汚染源
が浸入し易くなる。半導体基体６のＰＮ接合はパゾベー
ンヨンが悪いと特性が不安定になるため、ＰＳＧ模２で
特性の安定化？しているが上記の様にＰＳＧ漠の端部ま
で配慮されておらず、特性が不安定にｚｌるという問題
があった。
基本６に熱酸化５ｉＣｈ［１とＰａＣｌ２とＣＶＤ
５ｉＣｈ漠３を順次形成後、第３ｄ（ｂ３の様にカソー
ドシ直を形成するための電画窓Ｗをホトエツチングで形
成していたため、熱酸化膜１やＣＶＤ ５ｉ０２膜３
に比ベエッチング速度の速いＰＳＧＳ２Ｏ２甑窓開けさ
れた端部でオーバーエツチングされてしまう。第２図に
は電極４．５付した構造と示すが、こＤ電極付の工程で
も洗浄処理等でＰＳ（４２のエツチングが進み、ＰＳＧ
Ｓ２Ｏ２い部分が広がるため、それだけＮａ等の汚染源
が浸入し易くなる。半導体基体６のＰＮ接合はパゾベー
ンヨンが悪いと特性が不安定になるため、ＰＳＧ模２で
特性の安定化？しているが上記の様にＰＳＧ漠の端部ま
で配慮されておらず、特性が不安定にｚｌるという問題
があった。
本発明の目的は、ｐｓａ模形成後の工程でＰＳＧ膜端部
がエツチングされるのを防止した半導体装置を提供する
ことにある。
がエツチングされるのを防止した半導体装置を提供する
ことにある。
上記目的は、エツチング速度の速い膜をエツチング速度
の遅い膜で榎っておくことで達成される。
の遅い膜で榎っておくことで達成される。
パシベーション膜の形成を２回に分ける事で。
ＰＳＧ膜をＣＶＤ ８１０ｚで封じ込めることができ
たため、外側から見たパシベーション膜はＣＶＤ５ ｉ
Ｃｈのみである。従って、その後の工程においても薬品
α埋でＰ Ｓ Ｇ、漢がサイドエッチされる事が無くな
り、ＰＳＧ膜による特性の安定化を保つことができる。
たため、外側から見たパシベーション膜はＣＶＤ５ ｉ
Ｃｈのみである。従って、その後の工程においても薬品
α埋でＰ Ｓ Ｇ、漢がサイドエッチされる事が無くな
り、ＰＳＧ膜による特性の安定化を保つことができる。
以−ド１本発明の一実施例を第１図により説明する。第
１図において、半導体基体６０ＰＮ接合は表面で、熱酸
化５ｉＯｚ膜１とＰＳＧＳ２Ｏ２ＰＳＧｇ２をふさいだ
ＣＶＤ ５ｉＯｚ３によるパシベーション膜で保護さ
れていて、パシベーション膜ヲ取り除いた部分に、電極
４，５を設けている。虜４図にてパシベーション膜の形
成例を示す。パシベーション工程で最初に第４図（ａ）
の様に半導体基体６の表面に熱酸化８１０２膜１とＰＳ
ＧＳ２Ｏ２次形成する。次に第４図（ｂ）の様に所定の
位置をエツチングして１回目の電極用窓開けＷ＋ｆ：実
施する。この時、熱酸化８１０２膜１とＰＥＧ膜２の間
で、図示のクロく段差ができる様にする。即ち、熱酸化
Ｓ ｔ ０２模ｌはＰＳＧＳ２Ｏ２広＜、ＰＳＧＩＩＩ
２側から半導体基体６をみると熱酸化５ｉＣｈ膜も見え
る。さらに第４図（Ｃ）に示す様にＣＶＤ ８ｉ０２
３を被着形成する。すると熱酸化５ＩＯ２膜２とＰＳＧ
Ｓ２Ｏ２差部ではＰＥＧ膜２ｉＣｖＤ−８ｉＣｈ３が確
実に１ってしまう１次に、２回目の電極用窓開けＷ２を
第４図（ｄ）に示す様にＰＳＧＳ２Ｏ２部が露出しない
様な所で実施することで本発明の構造を得る事ができる
。以上の様に本発明は簡単な工程で実施でき、トランジ
スタ、サイリスタ、ＧＴＯサイリスタ等のプレーナ接合
構造。
１図において、半導体基体６０ＰＮ接合は表面で、熱酸
化５ｉＯｚ膜１とＰＳＧＳ２Ｏ２ＰＳＧｇ２をふさいだ
ＣＶＤ ５ｉＯｚ３によるパシベーション膜で保護さ
れていて、パシベーション膜ヲ取り除いた部分に、電極
４，５を設けている。虜４図にてパシベーション膜の形
成例を示す。パシベーション工程で最初に第４図（ａ）
の様に半導体基体６の表面に熱酸化８１０２膜１とＰＳ
ＧＳ２Ｏ２次形成する。次に第４図（ｂ）の様に所定の
位置をエツチングして１回目の電極用窓開けＷ＋ｆ：実
施する。この時、熱酸化８１０２膜１とＰＥＧ膜２の間
で、図示のクロく段差ができる様にする。即ち、熱酸化
Ｓ ｔ ０２模ｌはＰＳＧＳ２Ｏ２広＜、ＰＳＧＩＩＩ
２側から半導体基体６をみると熱酸化５ｉＣｈ膜も見え
る。さらに第４図（Ｃ）に示す様にＣＶＤ ８ｉ０２
３を被着形成する。すると熱酸化５ＩＯ２膜２とＰＳＧ
Ｓ２Ｏ２差部ではＰＥＧ膜２ｉＣｖＤ−８ｉＣｈ３が確
実に１ってしまう１次に、２回目の電極用窓開けＷ２を
第４図（ｄ）に示す様にＰＳＧＳ２Ｏ２部が露出しない
様な所で実施することで本発明の構造を得る事ができる
。以上の様に本発明は簡単な工程で実施でき、トランジ
スタ、サイリスタ、ＧＴＯサイリスタ等のプレーナ接合
構造。
メサ接合構造全てに適用可能である。
本発明によれば、パシベーション嘴成膜でＰＳＧ膜の様
にエツチング速度の速い膜に対してＣＶＤＳｉＯ２等の
エツチング速度の違い膜でその端部まで保護する事がで
きるため、ＰＳＧ膜の汚染防止機能を最大に利用できる
信頼性の高いパシベーション膜を持つ半導体装置を得ら
れるという効果がある。
にエツチング速度の速い膜に対してＣＶＤＳｉＯ２等の
エツチング速度の違い膜でその端部まで保護する事がで
きるため、ＰＳＧ膜の汚染防止機能を最大に利用できる
信頼性の高いパシベーション膜を持つ半導体装置を得ら
れるという効果がある。
第１図は本発明の一実施例の半導体装置の部分的縦断面
図、第２図は従来の半導体装置の部分的縦断面図、第３
図は従来の半導体装置Ｄパシベーション膜形成例を示す
図、第４図は本発明半導体装置のパシベーション模形成
例を示す図である。
図、第２図は従来の半導体装置の部分的縦断面図、第３
図は従来の半導体装置Ｄパシベーション膜形成例を示す
図、第４図は本発明半導体装置のパシベーション模形成
例を示す図である。
Claims (1)
- 【特許請求の範囲】 １、半導体基体内に少なくとも１つ以上のＰＮ接合を有
し、半導体基体の少なくとも一方の主表面にＰＮ接合端
部が露出していて、ＰＮ接合端部はパシベーシヨン膜が
施されている半導体装置において、パシベーシヨン膜は
少なくとも２層以上の膜で構成されていて、パシベーシ
ヨン構成膜の中のエッチング速度の遅い第１の膜で、エ
ッチング速度の速い第２の膜が露出しないように該第２
の膜を覆つていることを特徴とする半導体装置。 ２、上記特許請求の範囲第１項において、第２の膜と半
導体基体の間にエッチング速度の遅い第３の膜が介在さ
れ、第２の膜より第３の膜の方が広く、第２の膜側から
半導体基板をみたときに第３の膜が見えることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9215686A JPS62249425A (ja) | 1986-04-23 | 1986-04-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9215686A JPS62249425A (ja) | 1986-04-23 | 1986-04-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62249425A true JPS62249425A (ja) | 1987-10-30 |
Family
ID=14046560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9215686A Pending JPS62249425A (ja) | 1986-04-23 | 1986-04-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62249425A (ja) |
-
1986
- 1986-04-23 JP JP9215686A patent/JPS62249425A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1381602A (en) | Integrated circuit structure and method for making integrated circuit structure | |
| JPH0423422B2 (ja) | ||
| US4497108A (en) | Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region | |
| US4030952A (en) | Method of MOS circuit fabrication | |
| JPH0451068B2 (ja) | ||
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| EP0293979A2 (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPS62249425A (ja) | 半導体装置 | |
| JPS5922344A (ja) | 半導体装置の製造方法 | |
| EP0239384A3 (en) | Process for isolating semiconductor devices on a substrate | |
| JPS5445570A (en) | Manufacture for semiconductor element | |
| JPS644662B2 (ja) | ||
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JP3049703B2 (ja) | プレーナ型半導体素子およびその製造方法 | |
| JPH0130295B2 (ja) | ||
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| JPS62232143A (ja) | 半導体装置の製造方法 | |
| JPH0427703B2 (ja) | ||
| JPS59100563A (ja) | メサ型半導体装置の製造方法 | |
| JPH03245536A (ja) | 半導体装置の製造方法 | |
| JPS6237964A (ja) | シヨツトキバリヤ形半導体装置およびその製造方法 | |
| JPS6066821A (ja) | 半導体装置の製造方法 | |
| JP2610420B2 (ja) | 半導体基板のエツチング方法 | |
| JPS6222452A (ja) | 半導体装置の製造方法 |