JPS62254201A - 誤動作防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プロセス制御装置等で二重化を行なった場合
、時期系の誤動作によって制御系の動作が乱されるのを
防ぐ回路方式に関する。

〔従来の技術〕

従来、電源を投入した状態でパッケージの抜挿を行う活
栓挿抜時のＢＵＳ上の信号の乱れを防ぐため、挿抜を行
うパッケージに対して余分な信号を出さないよう対策を
していたく例えば、ハードウェアマニュアル　）（−７
６００形プロセス入出カニニツト　日立製）。

（発明が解決しようとする問題点〕 しかしながら、従来の方法によっても、挿抜時の電源の
０Ｎ１０ＦＦによる誤動作、接栓部でのスパークによる
誤動作等に対して全く効果がなかゝ＼ つた。

一ツ ノ　ニ重系を組んだ時、不良が発生した系を時期系とし
、不良箇所の交換を行なう。この時、時期系の電源は切
断されるのが通常である。電源の切断時、および投入時
は論理回路は不確定である。従って、この間、実行系に
対して悪影響を与えないようにしなければならない。

本発明の目的は、同−ＢＵＳ上の他のパッケージの誤動
作による影響を完全に除外することのできる、誤動作防
止回路を提供することにある。

〔問題点を解決するための手段〕

本発明は、時期系が誤動作し、実行系に対して。

悪影響を与える恐れのある間、実行系の出力信号を、強
勢的に電源電圧近くまで引き上げ、たとえ、時期系が信
号を出力しても無効になるようにする。

〔実施例〕

以下、本発明の実施例について説明する。

第１図は本回路のブロック図であり、第２図は本回路の
実施例である。又、第３図は本回路が効果を発揮するた
めの二重系の例である。

実施例を説明する前に、本回路が必要となる背景を記す
。

プロセス制御システムにおいては、制御の停止は即生産
効率の低下につながるため、制御系の信頼性向上に努め
てきた。その方法の一つとして二重化システムが広く使
われている。第４図、第５図、第６図はいずれも二重化
の例である。

第４図は制御系全体を完全に二重化するものであり、コ
ストがかかるため、特に信頼性を要求する場合につかわ
れる（当然のことながら、さらに三重系、四重系の例も
あるが本質的な相違はないので省略する）。

第５図、第６図はいずれも部分二重化の例である。実用
上、では第４図の完全二重化と比べ、信頼性の面ではそ
れほど差がなく、コスト面で大きな差がでるため、この
ような部分二重化の例が多い。

第５図、第６図の差は制御系の中枢に近い所を二重化す
るか、よりフィールドに近い所を二重化するかの差であ
る。

最近では、第５図の例のほうがより多く使われるように
なっている。その理由は、 ａ）制御が複雑になり、プログラム量、データ量が増し
結果としてメモリ量が増える等制御系中枢部の信頼性が
低下する傾向にある。一方で。

フィールド側に近い部分は１部品の信頼性が上ったこと
により、総体的に信頼性が上る傾向にある。

ｂ）パッケージの自己診断機能が充実し、早期に不良部
位が同定できるようになった。特にフィールドに近い側
のパッケージではこれが顕著である。

等による。

このように部分二重化が多く使われるようになった結果
、一部で不良が発生した場合、制御系の電源は切断せず
に不良となったパッケージのみを電源が入ったままの状
態で引抜き、良品と交換する。いわゆる活栓挿抜機能が
重要となってきた。

争 活栓挿抜時、そのパッケージが他のパッケージに悪影響
を与えないようにするため、種々の手段が採られている
が、いずれにしても、挿抜を行なうパッケージそのもの
に対して外部に影響を与えないよう対策するものである
。

それに対し、本回路は、正常側を動作させて。

不良側からの影響をなくするものであり、完壁な対策で
ある。

次に第１図、第２図、第３図を用いて、本回路の動作を
説明する。

第１図は本回路のブロック図である。第２図は実施例で
ある。第３図は本回路が使われるシステム例である。

第３図は、第５図の変形である。第５図では。

入出力制御パッケージと入出力パッケージの間に切換器
を必要としている。入出力制御パッケージは通常、複数
の入出力パッケージの制御が可能であり、両者の間の接
続はＢＵＳ構造となっている。

従って、切換器は複数の信号を切換える必要があり、複
雑となるため、信頼性の上からもコストの上からも、切
換器を入れるのは得策ではない。

図３では前述の切換器をなくしている。そのためには１
通常１１０側の入出力制御パッケージが動作していると
すれば、２１０側の入出力制御パッケージの動作をしな
ければよい、（そのようにＢＵＳを作ればよい０例とし
ては信号のアクティブ　レベルをＬＯＷすれば容易に実
現可能）第３図のような構成をとれば、通常１１０側°
の入出力制御パッケージが動作している間、２１０側の
入出力制御パッケージは時期の状態にある。

もし、１１０側の入出力制御パッケージが不良になった
とすると、２１０側の入出力制御パツケ−ジが使われる
。（入出力制御パッケージの選択に関しては本件と直接
係りないので言及しないが、通常はソフト的手段で行な
う） ２１０側に切換った後、１１０側の交換が行なわれる。

１１０，２１０は同一のＢＵＳをサポートしており、通
常同一電源が用いられており、必然的に１１０の交換は
活栓挿抜とならざるを得ない、従って、１１０の挿抜時
は２１０側がＢＵＳのＬＯＣＫを行なう。

第１図０３は、ＳＴＢ信号をＶｃｃ側に短絡する回路で
あり、ＬＯＣＫ信号がアクティブ（Ｈｉ　ｇ　ｈ）の時
ＳＴＢ信号はＶｃｃ側に短絡される。

０２は短絡電流の制限抵抗であり、通常、数１０オーム
程度を使う、０１はＳＴＢ信号のドライバである６以上
が出力側（入出力制御パッケージの回路であ、一方、入
力側（入出力パッケージ）には、３２のレベルシフト回
路と、３１バツフアとがある。

次に第２図によって、正常動作およびＢＵＳＬＯＣＫ法
を詳細に記す。

正常動作時は１００＃の回路が使われている。

この時１００側、２００側のＩ、ＯＣＫ信号は両方共に
ＬＯＷである。従って、１０３，２０３のトランジスタ
はＯＦＦしており、ＳＴＢ信号は。

１０５．２０５を介してＶｃｃにプルアップされた状態
である。この時、１００側のＳＴＢ信号がＨｉｇｈｌ：
なれば、１０１（７）出力はＬＯＷとなる。

一方、受信側では、入力信号がＬＯＷとなったため、３
１のトランジスタが０ＦＦＬ、、ＳＴＢ信号がＬＯＷと
なる。

１００側が正常動作している間、２００側のＳＴＢ信号
はＬＯＷである（２００側は使用していないため）。

次に１００側が不良となり２００側が使われると、前記
と同様な動作をする。

さらに、１００側の交換が行なわれるが、その時第１に
２００側（７）ＬＯＣＫ信号をＨｉｇｈｌＣする。する
と、２０３のトランジスタはＯＮＬ、ＳＴＢ信号はＶｃ
ｃに引上げられる。この状態で１００側の引抜きを行な
い、引抜き途中で誤動作し、１００側のＳＴＢ信号の出
力がＬＯＷになったとする。この時２００側Ｖｃｃ→２
０３のトランジスタ→１０２の抵抗→１０１のドライバ
のルートで電流が流れる。従って１０１の出力が完全に
Ｏｖであっても、ＢＵＳ上のレベルはＶｃｃとなり、受
信側は影響をまったく受けない。

１００側を正常なパッケージに交換後２００側のＬＯＣ
Ｋ信号をＬＯＷにすれば、又、正常に動作が可能である
。

なお、３０側のダイオード３２２個は、レベルシフトの
役割を持っている。これは１通常ＢＵＳ上のＳＴＢ信号
がアクティブ（すなわちＬＯＷ）の時、抵抗１０２（又
は２０２）を介して出力されるため、その分だけ、ＬＯ
Ｗレベルが上昇するため、上昇分を補償するために必要
となるものである。

〔発明の効果〕

以上説明したように、本発明によれば、同−ＢＵＳ上の
他パッケージの誤動作による影響を完全に除外すること
が可能である。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は本
実施例の詳細回路図、第３図は本実施例のシステム図、
第４図〜第６図は二重化システム図である。 ０１・・・ドライバ、ｏ２・・・制限抵抗、０３・・・
短絡回早　ｌ　　凹 υυ　　　　　　　　　　　　　　　ＩｊＯカ　　　　
　　　　　　　　　　　　　カ第　５　図 と入 カ　　カ

Claims (1)

【特許請求の範囲】
1. １、バスに接続されるパツケージのうち、複数パツケー
   ジがバスに同一信号を出力することができるようになつ
   ているものにおいて、上記各パツケージ内のドライバー
   回路の出力とバスとの接続部との間に直列に抵抗を挿入
   し、磁抵抗と前記接続部との間に操作電源と前記バスと
   を短絡することのできるスイツチを設け、該スイツチに
   より前記バスを操作電源電圧に固定することによりバス
   上の他のパツケージが設つて前記バスに出力しても、同
   信号を無効とすることを特徴とする誤動作防止回路。