JPS62257653A

JPS62257653A - カセツトテ−プレコ−ダの制御装置

Info

Publication number: JPS62257653A
Application number: JP61100183A
Authority: JP
Inventors: Takao Saikai; 西海　孝雄
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1986-04-30
Filing date: 1986-04-30
Publication date: 1987-11-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（技術分野）本発明はマイクロコンピュータによってカセットテープ
レコーダの機構部の制御を行うカセットテープレコーダ
の制御装置に関する。

（従来技術）近年、語学教育などにカセットテープレコーダが広く利
用されている０個々の生徒に与えられたカセットテープ
レコーダは各生徒によって操作される他に、教師が管理
している外部制御機としてのホストコンピュータによっ
ても操作されるようになっている。したがって、生徒に
よる操作と外部からの操作とが円滑に行うことができる
ようするために、この種のカセットテープレコーダの機
構部は、カセットテープレコーダに内蔵されているマイ
クロコンピュータによって制御されるのが通常である。

第３図は従来のカセットテープレコーダの制御装置の構
成の概略を示したブロック図である。

同図において、符号１はカセットテープレコーダに内蔵
されている中央演算処理器（ＣＰＵ）である、ＣＰＵＩ
はカセットテープレコーダの機構部の制御および磁気テ
ープに記録されているアドレスデータなどを外部のホス
トコンピュータ２との間で授受するための制御などを行
う、ＣＰＵＩは各種の人出力ポートＰｌ−Ｐ１０を備え
ている。

このうちのＰ１〜Ｐ６は入力ポートであって、操作スイ
ッチＳＷＩ〜ＳＷ６に順に接続されるとともに、抵抗Ｒ
１〜Ｒ６を介して電源ライン■。にそれぞれ接続されて
いる。ここで、操作スイッチＳＷＩは正方向の早送りス
イッチ、ＳＷ２は巻戻しスイッチ、ＳＷ３は再生スイッ
チ、ＳＷ４は録音スイッチ、ＳＷ５は停止スイッチ、Ｓ
Ｗ６はカセットハーフの取り出しスイッチである。

Ｐ７はホストコンピュータ２との間でデータの授受を行
うポート群である。Ｐ８．Ｐ９は増幅回路３および磁気
ヘッド４を介して、図示しない磁気テープの特定チャン
ネルに対するデータの書き込み、読み出しを行うポート
群である。また、ＰｌＯはカセットテープレコーダの機
構部を制御するための出力ポート群である。このポート
群Ｐ１０にはカセットテープレコーダの機構部６を駆動
するための駆動回路５が接続されている。

一方、ＩＲＱＩおよびＴ　ＲＱ２は割り込みポートであ
る。割り込みポートＩＲＱＩは機構部６からテープエン
ド検出信号を与えられる。一方、割り込みボー）ＩＲＱ
２は、ダイオードＤを介して停止スイッチＳＷ５に接続
されているとともに、抵抗Ｒ７を介して電源ラインＶ　
ｃｃに接続されている。

なお、同図には現れていないが、このカセットテープレ
コーダには、前記アドレスデータが記録されているチャ
ンネルとは別のチャンネルに音声信号を記録、再生する
ための音声信号増幅用の増幅回路および磁気ヘッドなど
が備えられている。

次に上述した従来のカセットテープレコーダの制御装置
の動作を説明する。

通常動作時において、ＣＰＵＩは入カポ−）Ｐ１〜Ｐ６
の状態を周期的に読み取って、操作スイッチＳＷＩ〜Ｓ
Ｗ６が押されたか否かを監視している。しかし、ホスト
コンピュータ２がＣＰＵＩを介して、磁気テープに対し
てアドレスデータ等の書き込み、読み出しを行っている
場合に、入力ポートＰ１〜Ｐ６の状態を読み取りに行く
と、ホストコンピュータ２との間のデータの授受に支障
を来すおそれがある。そのため、データの読み取り、書
き込みの最中やホストコンピュータ２との間でデータの
授受を行っている場合、ＣＰＵＩは入カポ−）ＰＩ〜Ｐ
６の状態を読み取りにいかないので、操作スイッチＳＷ
Ｉ〜ＳＷ６によってはカセットテープレコーダの機構部
６を＠御できないことになる。

しかし、上述したような場合であっても、停止　・スイ
ッチＳＷ５を押して、磁気テープを停止させたい場合も
ある。そこで、前述したようにダイオードＤを介して割
り込みポート■ＲＱ２を停止スイッチＳＷ５に接続して
、このスイッチの状態を割り込み信号としてＣＰＵＩに
取り込んでいる。

ただし、上述したような割り込みが生徒の自由によって
行われると、ホストコンピュータ２との間のデータの授
受が著しく妨げられて不都合である。そのため、従来装
置は必要な割り込みは受入れ、その他の割り込みは禁止
するようなプログラムをＣＰＵＩに設定しているが、こ
のようなプログラムの作成は極めて煩雑であって、その
プログラムを記憶しておくためにＲＯＭ　（Ｒｅａｄ　
０ｎｌｙ　Ｍｅｍｏｒｙ）の容量の増大さらには処理速
度の低下という問題をも引き起こす。

このように従来のカセットテープレコーダの制御装置に
よれば、操作スイッチの有効、無効を簡単に設定するこ
とが困難であった。

（発明の目的）本発明は、このような事情に鑑みてなされたものであっ
て、操作スイッチの有効、無効の設定を容易に行うこと
ができるカセットテープレコーダ　・の制御装置を提供
することを目的としている。

（発明の構成）本発明は、このような目的を達成するために、次のよう
な構成をとる。

マイクロコンピュータによってカセットテープレコーダ
の機構部の制御を行うカセットテープレコーダの制御装
置において、前記マイクロコンピュータは操作スイッチの有効、無効
に対応した２植体号を出力する少なくとも一つの出力ポ
ートを備えており、前記出力ポートと、前記カセットテ
ープレコーダの少なくとも一つの操作スイッチとは、前
記マイクロコンピュータとは個別の論理積ゲート回路の
入力側に接続されており、前記論理積ゲート回路の出力
側は前記マイクロコンピュータの割り込みポートに接続
されていることを特徴としている。

次に上記発明の詳細な説明する。

即ち、操作スイッチを有効にする２植体号が前記出力ポ
ートから論理積ゲート回路に与えられている場合に操作
スイッチが押されると、これに基づく信号が論理積ゲー
ト回路を通過して前記割り込みポートに人力され、所定
の割り込み処理が行われる。一方、操作スイッチを無効
にする２植体号が前記出力ポートから出力されていると
きは、操作スイッチからの信号は前記割り込みポートに
人力されない、このように操作スイッチからの割り込み
を受は付けるか否かは、前記マイクロコンピュータに関
連して設けられたハード的構成によって決定される。

（実施例）以下、本発明を図面に示す実施例に基づいて詳細に説明
する。

第１図は本発明の一実施例の構成の概略を示したブロッ
ク図である。第３図と同一符号で示した構成部分は第３
図のものと同じであるから、ここでの説明は省略する。

本実施例の特徴的な構成は、ＣＰＵ　１の出力ポートｐ
Ｈの信号と、停止スイッチＳＷ５の接点出力とを前述し
た論理積ゲート回路に相当するアンドゲート７に与えて
、前記アンドゲート７の出力を割り込みポート■ＲＱ２
に与えていることにある。前記出力ポートｐＨは操作ス
イッチＳＷ５の有効、無効を決定する２植体号を出力す
るポートである。

以下、上述した実施例の動作を第２図に示したフローチ
ャートに基づいて説明す・る。

ステップミニｑ源がＯＮされる。

ステップｂ　：　ＣＰＵＩの初期設定が行われる。

ステップＣ：操作スイッチＳＷＩ〜ＳＷ６が押されたか
否かが確認される。操作スイッチが押されている場合に
はステップｄに進み、押されていない場合には、ステッ
プＣを繰り返す。

ステップｄ：押されている操作スイッチに応じて各ポー
ト設定および機構部６の状態設定が行われる。

ステップｅ：割り込みが入った場合には、その割り込み
処理を行う、この割り込み処理としては、機構部１から
■ＲＱ１ポートに入力するテープエンド検出に基づくス
トップ動作、操作スイッチＳＷ５からＩＲＱ２ポートに
入力する信号に基づくストップ動作、ホストコンピュー
タ２からＲ３２３２Ｃを介して入力するコマンドに基づ
く処理などがある。

ステップｒニストップ割り込みの有無が確認され、この
割り込みがない場合にはステップｇに移行する。

ステップｇ：磁気テープに対してデータのり−ド／ライ
トを行う。

ステップｆ：Ｒ３２３２ｃへデータ入力あるいはデータ
出力を行い、ＣＰＵＩとホストコンピュータ２との間で
データの授受が行われる。

以後、ステップｅ〜ステップｆのループが繰り返されて
る。ここで、操作スイッチＳＷ５が押された場合の動作
を説明する。データの読み出し／書き込みあるいはホス
トコンピュータ２との間のデータの授受が行われている
場合などにおいて１、操作スイッチＳＷ５からの割り込
みを禁止する必要があるときは、ＣＰＵＩのポートｐＨ
に「ＨＪレベルが出力される。その結果、アンドゲート
７の一方入力がｒＨ，レベルになるから、この場合に操
作スイッチＳＷ５が押されてもＩＲＱ２ポートには割り
込み信号が入力されない。

一方、操作スイッチからの割り込みを許容するときには
、ＣＰＵＩのポートｐＨに「Ｌルベルが出力される。こ
れによりアンドゲート７の一方入力が’ＬＪレベルにな
る。このとき操作スイッチＳＷ５が押されると、ダイオ
ードＤを介してアンドゲート７の他方入力も’ＬＪレベ
ルとなる。

その結果、ＣＰＵＩのＩ　ＲＱ２ポートがｒＨ，レベル
になりストップ割り込み処理が行われる。

なお、上述の実施例では、停止用の操作スイッチＳＷ５
からの信号を割り込みとして取り入れる場合について説
明したが、本発明はこれに限られるものではなく、その
他の操作スイッチからの信号を割り込みとして取り入れ
る場合にも適用し得るものである。

また、割り込みとして受は付ける操作スイッチは、一つ
の操作スイッチに限られるものではなく複数の操作スイ
ッチからの割り込みを受は付けるものであってもよい。

（発明の効果）以上の説明から明らかなように、本発明に係るカセット
テープレコーダの制御装置は、カセットテープレコーダ
の操作スイッチからの信号を割り込みとして取り入れる
か否かの処理をハード的な構成によって行っているから
、前記処理をソフト的に行う場合に比較してプログラム
が簡単になり、これによりＲＯＭ容量を比較的に小さく
することが可能になる。

また、前述したハード的構成を採ることにより、ソフト
的構成を採る場合に比較して信号処理速度を向上させる
こともできる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第、２図は実
施例の動作フローチャート、第３図は従来例のブロック
図である。１・・・ＣＰＵ、２・・・ホストコンピュータ、３・・
・増幅回路、４・・・磁気ヘッド、５・・・駆動回路、
６・・・機構部、７・・・アンドゲート、ＳＷＩ〜ＳＷ
６・・・操作スイッチ。

Claims

【特許請求の範囲】マイクロコンピュータによってカセットテープレコーダ
の機構部の制御を行うカセットテープレコーダの制御装
置において、前記マイクロコンピュータは操作スイッチの有効、無効
に対応した２値信号を出力する少なくとも一つの出力ポ
ートを備えており、前記出力ポートと、前記カセットテ
ープレコーダの少なくとも一つの操作スイッチとは、前
記マイクロコンピュータとは個別の論理積ゲート回路の
入力側に接続されており、前記論理積ゲート回路の出力
側は前記マイクロコンピュータの割り込みポートに接続
されていることを特徴とするカセットテープレコーダの
制御装置。