JPS62257U - - Google Patents
Info
- Publication number
- JPS62257U JPS62257U JP7310286U JP7310286U JPS62257U JP S62257 U JPS62257 U JP S62257U JP 7310286 U JP7310286 U JP 7310286U JP 7310286 U JP7310286 U JP 7310286U JP S62257 U JPS62257 U JP S62257U
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- modulation
- modulation circuit
- gcr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
第１図は本考案の実施例を示す変調回路のブロ
ツク図、第２図、第３図、第４図はそれぞれ第１
図における６２５０ＲＰＩ，１６００ＲＰＩ，８
００ＲＰＩの変調動作を示すタイム・チヤートで
ある。 ＲＥＧ１，２：レジスタ、ＰＲＯＭ：プログラ
マブル・リード・オンリ・メモリ、ＦＦ１，２，
３：フリツプ・フロツプ、ＥＯＲ１，２：排他的
論理和ゲート、ＣＨＫ：パリテイ・チエツカ、Ｅ
ＲＲ：エラー表示信号、ＷＴＤｉ：変調された書
込み信号ビツトｉ、ＷＴＣＴＬ：パラレル・ロー
ド指示信号、ＦＲＭＷ：フオーマツト書込み指示
信号、ＩＮＶｉ：反転書込み指示信号、ＦＲＭ：
書込みフオーマツト指示信号、ＢＩＴｉ：ｉビツ
トのライト・データ、ＣＬＫ１，２，３：クロツ
ク信号、Ｍ１６００：１６００ＲＰＩモード信示
信号、Ｍ８００：８００ＰＲＰＩモード指示信号
。
ツク図、第２図、第３図、第４図はそれぞれ第１
図における６２５０ＲＰＩ，１６００ＲＰＩ，８
００ＲＰＩの変調動作を示すタイム・チヤートで
ある。 ＲＥＧ１，２：レジスタ、ＰＲＯＭ：プログラ
マブル・リード・オンリ・メモリ、ＦＦ１，２，
３：フリツプ・フロツプ、ＥＯＲ１，２：排他的
論理和ゲート、ＣＨＫ：パリテイ・チエツカ、Ｅ
ＲＲ：エラー表示信号、ＷＴＤｉ：変調された書
込み信号ビツトｉ、ＷＴＣＴＬ：パラレル・ロー
ド指示信号、ＦＲＭＷ：フオーマツト書込み指示
信号、ＩＮＶｉ：反転書込み指示信号、ＦＲＭ：
書込みフオーマツト指示信号、ＢＩＴｉ：ｉビツ
トのライト・データ、ＣＬＫ１，２，３：クロツ
ク信号、Ｍ１６００：１６００ＲＰＩモード信示
信号、Ｍ８００：８００ＰＲＰＩモード指示信号
。
補正 昭６１．６．１３
実用新案登録請求の範囲を次のように補正する
。
。
【実用新案登録請求の範囲】
ＧＣＲ，ＰＥ及びＮＲＺＩの変調方式で動作す
る磁気テープ装置に対する変調回路であつて、 入力される変調すべきデータを一時貯える４ビ
ツトの第１のレジスタと、 上記第１のレジスタよりデータが入力され、か
つ変調モード指示を受け、該変調モードの指示に
よつて決定される変調データに入力データを変換
するＰＲＯＭと、 上記ＰＲＯＭからの変調データを一時貯える５
ビツトの第２のレジスタと、 上記第２のレジスタからのデータを受け、ＮＲ
Ｚ１変調方式で変調を行なう変調回路とを具備し
、 上記ＰＲＯＭは、変調モードとしてＧＣＲモー
ドが指示された場合、 前記第１のレジスタに格納された４ビツトデー
タをアドレスとして、５ビツトデータを前記第２
のレジスタに出力してセツトし、 変調モードとしてＰＥモードが指示された場合
、 前記第１のレジスタに格納された２ビツトのデ
ータをアドレスとして２ビツトのデータを前記第
２のレジスタに出力してセツトし、 変調モードとして、ＮＲＺ１モードが指示され
た場合、 前記第１のレジスタに格納された１ビツトのデ
ータをアドレスとして１ビツトのデータを前記第
２のレジスタに出力してセツトするように構成さ
れていることを特徴とする変調回路。
る磁気テープ装置に対する変調回路であつて、 入力される変調すべきデータを一時貯える４ビ
ツトの第１のレジスタと、 上記第１のレジスタよりデータが入力され、か
つ変調モード指示を受け、該変調モードの指示に
よつて決定される変調データに入力データを変換
するＰＲＯＭと、 上記ＰＲＯＭからの変調データを一時貯える５
ビツトの第２のレジスタと、 上記第２のレジスタからのデータを受け、ＮＲ
Ｚ１変調方式で変調を行なう変調回路とを具備し
、 上記ＰＲＯＭは、変調モードとしてＧＣＲモー
ドが指示された場合、 前記第１のレジスタに格納された４ビツトデー
タをアドレスとして、５ビツトデータを前記第２
のレジスタに出力してセツトし、 変調モードとしてＰＥモードが指示された場合
、 前記第１のレジスタに格納された２ビツトのデ
ータをアドレスとして２ビツトのデータを前記第
２のレジスタに出力してセツトし、 変調モードとして、ＮＲＺ１モードが指示され
た場合、 前記第１のレジスタに格納された１ビツトのデ
ータをアドレスとして１ビツトのデータを前記第
２のレジスタに出力してセツトするように構成さ
れていることを特徴とする変調回路。
Claims (1)
- 【実用新案登録請求の範囲】 (1) ＧＣＲ，ＰＥあるいはＮＲＺＩ等の異る変
調方式で動作する磁気テープ装置に対する変調回
路であつて、データを１時貯える第１のレジスタ
と、上記第１のレジスタから入力したデータを各
変調モード指示を与えることにより指示されたデ
ータ・パターンに変換するＰＲＯＭと、該ＰＲＯ
Ｍの変換データを１時貯える第２のレジスタとを
具備し、各変調モードにより、第１、第２のレジ
スタおよびＰＲＭにデータをセツトするためのク
ロツクのタイミングを異らすことを特徴とする変
調回路。 (2) ＧＣＲ，ＰＥあるいはＮＲＺＩ等の異る変
調方式で動作する磁気テープ装置に対する変調回
路であつて、データを１時貯える第１のレジスタ
と、上記第１のレジスタから入力したデータを各
変調モード指示を与えることにより指示されたデ
ータ・パターンに変換するＰＲＯＭと、該ＰＲＯ
Ｍの変換データを１時貯える第２のレジスタとを
具備し、第２のレジスタに貯えられたデータを各
変調モードにより異るタイミングで読出すように
なり、なおパリテイ・チエツカを設け、ＧＣＲ方
式において変調後の信号をチエツクする場合は、
データ・サブ・グループの各トラツクのパリテイ
の総和を上記パリテイ・チエツカで求め、上記の
総和がグループの最初と最後とで一致するか否か
をチエツクすることを特徴とする実用新案登録請
求の範囲第１項記載の変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986073102U JPH0233330Y2 (ja) | 1986-05-15 | 1986-05-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986073102U JPH0233330Y2 (ja) | 1986-05-15 | 1986-05-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62257U true JPS62257U (ja) | 1987-01-06 |
| JPH0233330Y2 JPH0233330Y2 (ja) | 1990-09-07 |
Family
ID=30612152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986073102U Expired JPH0233330Y2 (ja) | 1986-05-15 | 1986-05-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0233330Y2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4991733A (ja) * | 1972-12-26 | 1974-09-02 | ||
| JPS50147843A (ja) * | 1974-05-17 | 1975-11-27 |
-
1986
- 1986-05-15 JP JP1986073102U patent/JPH0233330Y2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4991733A (ja) * | 1972-12-26 | 1974-09-02 | ||
| JPS50147843A (ja) * | 1974-05-17 | 1975-11-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0233330Y2 (ja) | 1990-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS55105900A (en) | Error correction/detection system | |
| KR920002576B1 (ko) | 데이타 기록시스템에서의 어드레스 마크발생방법 및 그 장치 | |
| JPS62257U (ja) | ||
| JPS5924409A (ja) | 記録方式 | |
| JPS6030641U (ja) | 並列デジタルデ−タにおける誤り訂正装置 | |
| JPH0216463U (ja) | ||
| JPS60174957U (ja) | メモリ装置の機能確認回路 | |
| JPS59147232U (ja) | 転送デ−タ誤り検出回路 | |
| JPH0166697U (ja) | ||
| JPS6052737U (ja) | Ｂｃｈ単一誤り訂正・二重誤り検出符号復号化回路 | |
| JPS62164693U (ja) | ||
| JPS58208996A (ja) | 誤り訂正を行なう記憶装置の部分書込みを含む連続アドレスへの連続動作方式 | |
| JPH0746484B2 (ja) | エラ−修正回路の診断方式 | |
| JPS647356U (ja) | ||
| JPS6066133U (ja) | 符号変換器 | |
| JPS60126850U (ja) | パリテイエラ−検出識別回路 | |
| JPS6013591U (ja) | 表示制御回路 | |
| JPS6044298U (ja) | メモリ書込み回路 | |
| JPS60144332U (ja) | シリアルデ−タ入力−パラレルデ−タ出力回路 | |
| JPS61140470U (ja) | ||
| JPH03175550A (ja) | 記録方式 | |
| JPS59174756U (ja) | Ｐｃｍ信号再生装置 | |
| JPH01248711A (ja) | Ｐｃｍ伝送方式 | |
| JPS59104247U (ja) | 命令コ−ドフエツチ回路 | |
| JPS60800U (ja) | 録音再生装置 |