JPS6225992B2 - - Google Patents
Info
- Publication number
- JPS6225992B2 JPS6225992B2 JP51177A JP51177A JPS6225992B2 JP S6225992 B2 JPS6225992 B2 JP S6225992B2 JP 51177 A JP51177 A JP 51177A JP 51177 A JP51177 A JP 51177A JP S6225992 B2 JPS6225992 B2 JP S6225992B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- wave
- power outage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
この発明は、停電発生後サンプルパルスの２周
期内に停電を検知する回路に関するもので、電源
の停電発生に際し、コンピユータ等の情報待避処
理に効果を奏する停電検知回路の提供を目的とす
るものである。
期内に停電を検知する回路に関するもので、電源
の停電発生に際し、コンピユータ等の情報待避処
理に効果を奏する停電検知回路の提供を目的とす
るものである。
従来の停電検知回路にはリレーの復旧を利用し
たもの、CR回路の時定数を利用したもの、電圧
波形が零電位を交差するか否かを検知する方法を
利用したもの等があるが、いずれも停電の発生か
ら停電検出までに最低電源周波数の半サイクルの
時間を要する。
たもの、CR回路の時定数を利用したもの、電圧
波形が零電位を交差するか否かを検知する方法を
利用したもの等があるが、いずれも停電の発生か
ら停電検出までに最低電源周波数の半サイクルの
時間を要する。
停電検知の用途のうち、コンピユータを使用し
たシステムにおいては、停電が発生すると、コン
ピユータに供給されている直流安定化電源の出力
の低下がコンピユータ駆動の可能範囲を越えて低
下する以前に、復電後の処理に必要となる情報の
退避を行なつて情報の蒸発を防止するようにして
いる。逆にいえば、停電発生後前記情報退避の処
理が終了するまでの期間直流安定化電源の出力が
コンピユータの動作可能範囲を保持する機能を前
記安定化電源に持たせているのであつて、上記期
間が短かいほど電源構成上都合がよい。上記の機
能をコンデンサを用いて持たせる場合には、電源
の負荷と上記期間の積の値によつてはコンデンサ
の莫大な容量を必要とする。
たシステムにおいては、停電が発生すると、コン
ピユータに供給されている直流安定化電源の出力
の低下がコンピユータ駆動の可能範囲を越えて低
下する以前に、復電後の処理に必要となる情報の
退避を行なつて情報の蒸発を防止するようにして
いる。逆にいえば、停電発生後前記情報退避の処
理が終了するまでの期間直流安定化電源の出力が
コンピユータの動作可能範囲を保持する機能を前
記安定化電源に持たせているのであつて、上記期
間が短かいほど電源構成上都合がよい。上記の機
能をコンデンサを用いて持たせる場合には、電源
の負荷と上記期間の積の値によつてはコンデンサ
の莫大な容量を必要とする。
本発明は停電発生後電源周波数半サイクルの数
十分の一程度の高速で停電を検出できるようにし
たもので、停電発生から情報退避までの時間を短
縮することにより直流安定化電源に使用するコン
デンサを少容量にすることができて経済的かつ小
形化に寄与するものである。
十分の一程度の高速で停電を検出できるようにし
たもので、停電発生から情報退避までの時間を短
縮することにより直流安定化電源に使用するコン
デンサを少容量にすることができて経済的かつ小
形化に寄与するものである。
以下本発明の実施例を図面によつて説明する
と、第１図は本停電検知回路のブロツク図で、停
電検知の対象である交流電源Ｖから送出される図
示のごとき振巾波形の電圧を適当な電圧値に変換
する変圧器Ｔ（対象によつては不要な場合があ
る）と変圧器Ｔで変圧された電圧を整流する全波
整流器Ｒと全波整流された電圧を適当な値に抑え
る例えばツエナーダイオードを用いたリミツタＬ
とリミツトされた電圧を入力して停電か否かの判
定を行なう判定回路Ｊとからなる。変圧器Ｔ、整
流器Ｒ、リミツタＬで構成される回路はきわめて
一般的で特に説明を要する回路ではない。判定回
路Ｊが本発明の特徴とする回路で、その回路構成
の１例を第２図に示す。
と、第１図は本停電検知回路のブロツク図で、停
電検知の対象である交流電源Ｖから送出される図
示のごとき振巾波形の電圧を適当な電圧値に変換
する変圧器Ｔ（対象によつては不要な場合があ
る）と変圧器Ｔで変圧された電圧を整流する全波
整流器Ｒと全波整流された電圧を適当な値に抑え
る例えばツエナーダイオードを用いたリミツタＬ
とリミツトされた電圧を入力して停電か否かの判
定を行なう判定回路Ｊとからなる。変圧器Ｔ、整
流器Ｒ、リミツタＬで構成される回路はきわめて
一般的で特に説明を要する回路ではない。判定回
路Ｊが本発明の特徴とする回路で、その回路構成
の１例を第２図に示す。
第２図中、IVは電圧判定回路、FF１，FF２は
Ｄ形フリツプフロツプ、Ａはアンバゲート、CP
はサンプルパルス発生器である。そして、Ｄ形フ
リツプフロツプFF１，FF２、アンドゲートＡか
らなる回路は論理演算回路LCを構成している。
電圧判定回路IVは、予め設定したしきい値Vthを
判定基準として判定入力電圧をその全周期に亘つ
て電圧監視し、判定入力電圧がしきい値Vth以下
のときは“１”信号を、またしきい値Vth以上の
ときは“０”信号を出力する回路である。論理演
算回路LCは、サンプルパルス発生器CPのサンプ
ルパルスによつて電圧判定回路IVの出力する論
理信号をサンプルし、該サンプル出力と電圧判定
回路IVの出力する論理信号との論理積（AND）
演算を行なつた後、該論理積出力を前記サンプル
パルス発生回路CPのサンプルパルスによつて再
度サンプルしてその結果が論理値“１”となつた
ときに停電検知出力を発生する演算回路である。
Ｄ形フリツプフロツプ、Ａはアンバゲート、CP
はサンプルパルス発生器である。そして、Ｄ形フ
リツプフロツプFF１，FF２、アンドゲートＡか
らなる回路は論理演算回路LCを構成している。
電圧判定回路IVは、予め設定したしきい値Vthを
判定基準として判定入力電圧をその全周期に亘つ
て電圧監視し、判定入力電圧がしきい値Vth以下
のときは“１”信号を、またしきい値Vth以上の
ときは“０”信号を出力する回路である。論理演
算回路LCは、サンプルパルス発生器CPのサンプ
ルパルスによつて電圧判定回路IVの出力する論
理信号をサンプルし、該サンプル出力と電圧判定
回路IVの出力する論理信号との論理積（AND）
演算を行なつた後、該論理積出力を前記サンプル
パルス発生回路CPのサンプルパルスによつて再
度サンプルしてその結果が論理値“１”となつた
ときに停電検知出力を発生する演算回路である。
第３図は第２図の回路の動作を説明するタイム
チヤートで、チヤートａは電圧判定回路IVに入
力する判定入力電圧を示す。ここに、判定入力電
圧とは図示例の場合第１図のリミツタＬの出力電
圧である。電圧判定回路IVには前述したように
電圧のしきい値Vthが設定されていて、チヤート
ａに斜線で範囲を示したごときしきい値Vth以下
の電圧のみがしきい値Vthを境にその２値の論理
値を逆転し、電圧判定回路IVの出力を“１”と
して論理演算回路LC内のフリツプフロツプFF１
の入力ＤおよびアンドゲートＡに入力する。しか
して判定入力電圧の相隣れる波形のしきい値電圧
Vthの位相差TLが第３図のチヤートｂに示すサ
ンプルパルスの周期Tcpより小、すなわちTL＜
Tcpとなるようにしきい値電圧Vthは設定されて
いる。またサンプルパルスは判定入力電圧と非同
期であるため、第３図中に斜線で示した非停電時
におけるしきい値Vth以下の入力電圧時にフリツ
プフロツプFF１の出力Ｆ１が第３図のチヤート
ｃに示すごとく発生することがあるが、上記の
TL＜Tcpの関係からつぎのサンプルパルスがフ
リツプフロツプFF１に入力する際には電圧判定
回路IVからの入力がないので、出力Ｆ１は消滅
する。したがつて出力Ｆ１はサンプルパルスの２
発以上にわたつて発生することはない。さらに第
２図中の論理演算回路LCはＤ形フリツプフロツ
プの１ビツト遅延特性を利用しているので、フリ
ツプフロツプFF２の出力Ｆ２はフリツプフロツ
プFF１の出力Ｆ１があつてさらにつぎのサンプ
ルパルス入力の際、判定入力電圧がしきい値Vth
以下のとき発生するようになつている。したがつ
て、論理演算回路LCからの出力Ｆ２は第３図の
チヤートｄに示すごとく判定入力電圧が正常なと
きに発生することはなく、第３図のチヤートａに
停電発生として示した事態に、停電発生後１発目
のサンプルパルスで出力Ｆ１が発生し、２発目の
サンプルパルスで出力Ｆ２が発生することにな
る。この出力Ｆ２が停電検知出力となる。したが
つて検知出力Ｆ２は停電発生後サンプルパルスの
１周期を越え２周期未満の時間内に停電を検知す
ることになる。サンプルパルスの周期は一般の交
流電源周波数の半サイクルの１／10〜１／100位
に設定することができるから、従来に比しきわめ
て高速な検知機能を有するものといえる。なお第
４図にJK形フリツプフロツプFF３，FF４、電
圧判定回路IV１、インバータIV２、アンドゲー
トＡ２で構成した判定回路の他の１例を示す。第
４図例の場合、JK形フリツプフロツプFF３，
FF４、インバータIV２、アンドゲートＡ２によ
り論理演算回路LCを構成している。
チヤートで、チヤートａは電圧判定回路IVに入
力する判定入力電圧を示す。ここに、判定入力電
圧とは図示例の場合第１図のリミツタＬの出力電
圧である。電圧判定回路IVには前述したように
電圧のしきい値Vthが設定されていて、チヤート
ａに斜線で範囲を示したごときしきい値Vth以下
の電圧のみがしきい値Vthを境にその２値の論理
値を逆転し、電圧判定回路IVの出力を“１”と
して論理演算回路LC内のフリツプフロツプFF１
の入力ＤおよびアンドゲートＡに入力する。しか
して判定入力電圧の相隣れる波形のしきい値電圧
Vthの位相差TLが第３図のチヤートｂに示すサ
ンプルパルスの周期Tcpより小、すなわちTL＜
Tcpとなるようにしきい値電圧Vthは設定されて
いる。またサンプルパルスは判定入力電圧と非同
期であるため、第３図中に斜線で示した非停電時
におけるしきい値Vth以下の入力電圧時にフリツ
プフロツプFF１の出力Ｆ１が第３図のチヤート
ｃに示すごとく発生することがあるが、上記の
TL＜Tcpの関係からつぎのサンプルパルスがフ
リツプフロツプFF１に入力する際には電圧判定
回路IVからの入力がないので、出力Ｆ１は消滅
する。したがつて出力Ｆ１はサンプルパルスの２
発以上にわたつて発生することはない。さらに第
２図中の論理演算回路LCはＤ形フリツプフロツ
プの１ビツト遅延特性を利用しているので、フリ
ツプフロツプFF２の出力Ｆ２はフリツプフロツ
プFF１の出力Ｆ１があつてさらにつぎのサンプ
ルパルス入力の際、判定入力電圧がしきい値Vth
以下のとき発生するようになつている。したがつ
て、論理演算回路LCからの出力Ｆ２は第３図の
チヤートｄに示すごとく判定入力電圧が正常なと
きに発生することはなく、第３図のチヤートａに
停電発生として示した事態に、停電発生後１発目
のサンプルパルスで出力Ｆ１が発生し、２発目の
サンプルパルスで出力Ｆ２が発生することにな
る。この出力Ｆ２が停電検知出力となる。したが
つて検知出力Ｆ２は停電発生後サンプルパルスの
１周期を越え２周期未満の時間内に停電を検知す
ることになる。サンプルパルスの周期は一般の交
流電源周波数の半サイクルの１／10〜１／100位
に設定することができるから、従来に比しきわめ
て高速な検知機能を有するものといえる。なお第
４図にJK形フリツプフロツプFF３，FF４、電
圧判定回路IV１、インバータIV２、アンドゲー
トＡ２で構成した判定回路の他の１例を示す。第
４図例の場合、JK形フリツプフロツプFF３，
FF４、インバータIV２、アンドゲートＡ２によ
り論理演算回路LCを構成している。
図面は本発明停電検知回路の実施例を示すもの
で、第１図は全体回路の構成を示すブロツク図、
第２図は判定回路の１例図、第３図は同上回路の
動作を示すタイムチヤート、第４図は判定回路の
他の１例図である。 Ｔ…変圧器、Ｒ…全波整流器、Ｊ…判定回路、
CP…サンプルパルス発生器、IV，IV１…電圧判
定回路、LC…論理演算回路、Vth…しきい値電
圧、TL…等電圧位相差、Tcp…パルス周期。
で、第１図は全体回路の構成を示すブロツク図、
第２図は判定回路の１例図、第３図は同上回路の
動作を示すタイムチヤート、第４図は判定回路の
他の１例図である。 Ｔ…変圧器、Ｒ…全波整流器、Ｊ…判定回路、
CP…サンプルパルス発生器、IV，IV１…電圧判
定回路、LC…論理演算回路、Vth…しきい値電
圧、TL…等電圧位相差、Tcp…パルス周期。
Claims (1)
- １ 交流電源の停電を検知する停電検知回路にお
いて、交流電源の交流出力電圧を全波整流する全
波整流回路と、該整流回路の出力する全波整流電
圧波を入力信号とする判定回路とを備え、該判定
回路は、予め設定したしきい値電圧を判定基準と
して前記全波整流電圧波をその全周期に亘つて電
圧監視し、全波整流電圧波がしきい値以下のとき
は論理値“１”を、またしきい値以上のときは論
理値“０”の論理信号を出力する電圧判定回路
と、交流電源の正常出力時に前記電圧判定回路が
出力する“１”信号のパルス幅よりも長い周期に
設定したサンプルパルスを連続出力するサンプル
パルス発生器と、該サンプルパルス発生器のサン
プルパルスによつて前記電圧判定回路の出力する
論理信号をサンプルし、該サンプル出力と前記電
圧判定回路の出力する論理信号との論理積を求め
た後該論理積出力を前記サンプルパルス発生回路
のサンプルパルスによつて再度サンプルしてその
結果が論理値“１”となつたときに停電出力を発
生する論理演算回路とからなり、前記サンプルパ
ルスの１周期を越えて２周期未満となる時間内に
停電検知出力を発生することを特徴とする停電検
知回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51177A JPS5385356A (en) | 1977-01-06 | 1977-01-06 | Detector circuit for power off |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51177A JPS5385356A (en) | 1977-01-06 | 1977-01-06 | Detector circuit for power off |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5385356A JPS5385356A (en) | 1978-07-27 |
| JPS6225992B2 true JPS6225992B2 (ja) | 1987-06-05 |
Family
ID=11475794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51177A Granted JPS5385356A (en) | 1977-01-06 | 1977-01-06 | Detector circuit for power off |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5385356A (ja) |
-
1977
- 1977-01-06 JP JP51177A patent/JPS5385356A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5385356A (en) | 1978-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04229034A (ja) | 商業電力の瞬間的停電時に給電を維持するための装置 | |
| JP2807579B2 (ja) | 少なくとも２つの異なる交流電源電圧範囲で機能し得る整流器 | |
| US6980449B2 (en) | Voltage detecting circuit and power converter having the same | |
| JPS6225992B2 (ja) | ||
| JPH0949859A (ja) | 停電検出回路 | |
| JPH0412666A (ja) | スイツチング電源装置 | |
| JPH0418792B2 (ja) | ||
| JPS6242217A (ja) | リセツト回路 | |
| JP3881450B2 (ja) | タイミング検出回路及び振幅検出回路 | |
| JPH04285437A (ja) | 停電検出装置 | |
| JP2641066B2 (ja) | カウンタ装置 | |
| JPH0451083U (ja) | ||
| JPH02218967A (ja) | 直流安定化電源の停電検出信号装置 | |
| JPH03174614A (ja) | 端末装置の停電検出装置 | |
| JPS62269240A (ja) | ノイズ除去装置 | |
| JPS5829323A (ja) | 停電検出装置 | |
| JPS583120A (ja) | デ−タ判別回路 | |
| JPH02203616A (ja) | Ｅｃｌバイアス回路 | |
| GB2105469A (en) | Tachogenerator output signal processor | |
| JPS6143725U (ja) | 電源異常検出回路 | |
| JPH06237579A (ja) | スイッチング電源装置 | |
| JPS62159175A (ja) | 同期信号の極性判別回路 | |
| JPH0132756B2 (ja) | ||
| JPH05184153A (ja) | 電源電圧監視システムリセット回路 | |
| JPS63261172A (ja) | 周波数検出回路 |