JPS62266848A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS62266848A JPS62266848A JP11116586A JP11116586A JPS62266848A JP S62266848 A JPS62266848 A JP S62266848A JP 11116586 A JP11116586 A JP 11116586A JP 11116586 A JP11116586 A JP 11116586A JP S62266848 A JPS62266848 A JP S62266848A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- epitaxial layer
- groove
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims description 19
- 238000002955 isolation Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 21
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000013078 crystal Substances 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 3
- 238000001259 photo etching Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特に、寄生容量が
小さく、結晶欠陥の発生がなく、製造プロセスを増加し
ないで形成できる溝分離構造を有した半導体集積回路装
置に関する。
小さく、結晶欠陥の発生がなく、製造プロセスを増加し
ないで形成できる溝分離構造を有した半導体集積回路装
置に関する。
従来の溝分離構造を有した半導体集積回路装置として、
例えば、第２図に示すものがある。この半導体集積回路
装置において、１はＰ型半導体基板、２はＮ型筒４度拡
散層、３はＮ型エピタキシャル層、４はマスクシリコン
酸化膜、５はＰ型置濃度拡散層、６はシリコン酸化膜、
７は多結晶シリコン膜、８はキャップシリコン酸化膜で
ある。
例えば、第２図に示すものがある。この半導体集積回路
装置において、１はＰ型半導体基板、２はＮ型筒４度拡
散層、３はＮ型エピタキシャル層、４はマスクシリコン
酸化膜、５はＰ型置濃度拡散層、６はシリコン酸化膜、
７は多結晶シリコン膜、８はキャップシリコン酸化膜で
ある。
その製造プロセスを説明するに、Ｐ型半遵体基板ｌ内に
Ｎ型筒ン農度拡散層２を形成した後、Ｎ型エピタキシャ
ル層３を形成する。次に、Ｎ型エピタキシャル層３上に
シリコン酸化膜４を形成した後、シリコン酸化膜４を選
択的に除去する。次に、この除去された部分に異方性エ
ツチングによって溝を形成し、溝の底部にイオン注入法
によってＰ型筒濃度拡散層５を形成する。この後、溝の
周囲を酸化してシリコン酸化膜６とし、溝に多結晶シリ
コン７を埋設し、埋設した表面を酸化してシリコン酸化
膜８とする。
Ｎ型筒ン農度拡散層２を形成した後、Ｎ型エピタキシャ
ル層３を形成する。次に、Ｎ型エピタキシャル層３上に
シリコン酸化膜４を形成した後、シリコン酸化膜４を選
択的に除去する。次に、この除去された部分に異方性エ
ツチングによって溝を形成し、溝の底部にイオン注入法
によってＰ型筒濃度拡散層５を形成する。この後、溝の
周囲を酸化してシリコン酸化膜６とし、溝に多結晶シリ
コン７を埋設し、埋設した表面を酸化してシリコン酸化
膜８とする。
以上の構成において、Ｐ型半導体基板１は不純物濃度の
低いものが使用されているため、Ｎ型高濃度拡散層２と
の間の寄生容量を減らすことができ、また、Ｐ型窩濃度
拡散層５を溝の底部に設けているため、溝に沿ってＮ型
反転層が形成されて隣接するＮ型領域が分離しきれなく
なるのを防止している。このように、チャンネルストッ
パーとしてのＰ型窩濃度拡散層５と溝によって分離機能
を果たしている。
低いものが使用されているため、Ｎ型高濃度拡散層２と
の間の寄生容量を減らすことができ、また、Ｐ型窩濃度
拡散層５を溝の底部に設けているため、溝に沿ってＮ型
反転層が形成されて隣接するＮ型領域が分離しきれなく
なるのを防止している。このように、チャンネルストッ
パーとしてのＰ型窩濃度拡散層５と溝によって分離機能
を果たしている。
しかし、従来の半導体集積回路装置によれば、溝の底部
にＰ型筒濃度解散層５を形成しているため、Ｎ型高濃度
拡散層２との間に溝に沿ってＰ−Ｎ接合を形成して、溝
の周囲に沿って寄生容量が付いてしまう恐れがある。
にＰ型筒濃度解散層５を形成しているため、Ｎ型高濃度
拡散層２との間に溝に沿ってＰ−Ｎ接合を形成して、溝
の周囲に沿って寄生容量が付いてしまう恐れがある。
また、このＰ型窩濃度拡散層５はイオン注入法によって
形成されるため、その濃度によっては結晶欠陥が発生す
る恐れがある。一方、Ｐ型筒濃度拡散層を形成する代わ
りに、Ｐ型窩濃度半導体基板を用いると、前述したよう
に寄生容量を減らすことができない。
形成されるため、その濃度によっては結晶欠陥が発生す
る恐れがある。一方、Ｐ型筒濃度拡散層を形成する代わ
りに、Ｐ型窩濃度半導体基板を用いると、前述したよう
に寄生容量を減らすことができない。
〔問題点を解決するための手段〕
本発明は上記に鑑みてなされたものであり、溝分離構造
を形成するときに製造プロセスを増加しないで、寄生容
量を小さくし、かつ、結晶欠陥の発生の恐れをな（する
ため、１つの導電型の半導体基板上に逆導電型のエピタ
キシャル層、前記１つの導電型の高濃度拡散層、および
前記１つの導電型のエピタキシャル層を順に形成し、溝
分離構造を前記１つの導電型のエピタキシャル層の表面
から前記１つの導電型の半導体基板に達するようにした
半導体集積回路装置を提供するものである。
を形成するときに製造プロセスを増加しないで、寄生容
量を小さくし、かつ、結晶欠陥の発生の恐れをな（する
ため、１つの導電型の半導体基板上に逆導電型のエピタ
キシャル層、前記１つの導電型の高濃度拡散層、および
前記１つの導電型のエピタキシャル層を順に形成し、溝
分離構造を前記１つの導電型のエピタキシャル層の表面
から前記１つの導電型の半導体基板に達するようにした
半導体集積回路装置を提供するものである。
以下、本発明の半導体集積回路装置を詳細に説明する。
第１図は本発明の一実施例を示し、１０はＮ型半導体基
板、１１はＰ型エピタキシャル層、１２はＮ型高濃度拡
散層、１３はエピタキシャル層、１４はマスクシリコン
酸化膜、１５は溝シリコン酸化膜、１６は多結晶シリコ
ン酸化膜、１７はキャンプシリコン酸化膜である。
板、１１はＰ型エピタキシャル層、１２はＮ型高濃度拡
散層、１３はエピタキシャル層、１４はマスクシリコン
酸化膜、１５は溝シリコン酸化膜、１６は多結晶シリコ
ン酸化膜、１７はキャンプシリコン酸化膜である。
その製造プロセスを説明するに、Ｎ型半導体基板１０上
に比抵抗が〜２０Ω・備のＰ型エピタキシャル層１１を
膜厚３．Ｏｐ ｍで形成する。
に比抵抗が〜２０Ω・備のＰ型エピタキシャル層１１を
膜厚３．Ｏｐ ｍで形成する。
その後、Ａｓの高濃度拡散層１２を熱拡散により深さ１
．０μｍとなるように形成する。次に、その上に厚さ１
．０ μｍのＮ型のエピタキシャル層１３を形成する。
．０μｍとなるように形成する。次に、その上に厚さ１
．０ μｍのＮ型のエピタキシャル層１３を形成する。
ここで、前述のＡｓの高濃度拡散層１２はＮ型エピタキ
シャル層１３内に形成されるトランジスタ等の素子の埋
込層となるものである。その後、Ｎ型のエピタキシャル
層１３の表面を熱酸化し、膜厚３０００人のシリコン酸
化膜１４を形成する。次に、写真喰刻法により溝を形成
する領域のシリコン酸化膜１４を除去し、異方性エツチ
ング法により前述のシリコン酸化膜１４が除去された領
域をエツチングし、深さ５．０μｍ以上の溝を形成する
。
シャル層１３内に形成されるトランジスタ等の素子の埋
込層となるものである。その後、Ｎ型のエピタキシャル
層１３の表面を熱酸化し、膜厚３０００人のシリコン酸
化膜１４を形成する。次に、写真喰刻法により溝を形成
する領域のシリコン酸化膜１４を除去し、異方性エツチ
ング法により前述のシリコン酸化膜１４が除去された領
域をエツチングし、深さ５．０μｍ以上の溝を形成する
。
次に、前述した溝の周囲に熱酸化法により厚さ３０００
人のシリコン酸化膜１５を形成する。
人のシリコン酸化膜１５を形成する。
その後、溝を多結晶シリコン１６によって埋設し、熱酸
化法により膜厚５０００人のシリコン酸化膜１７を形成
する。これにより、本発明による構造の溝が形成される
。その後、溝によって囲まれたＮ型領域内に、トランジ
スタ、抵抗、コンデンサー等が形成されてバイポーラ型
半導体集積回路装置は完成する。
化法により膜厚５０００人のシリコン酸化膜１７を形成
する。これにより、本発明による構造の溝が形成される
。その後、溝によって囲まれたＮ型領域内に、トランジ
スタ、抵抗、コンデンサー等が形成されてバイポーラ型
半導体集積回路装置は完成する。
以上の実施例では、溝の埋設に多結晶シリコン膜を用い
たが、他種の絶縁物を利用しても良い。
たが、他種の絶縁物を利用しても良い。
以上説明した通り、本発明の構造の溝を使用することに
より、従来の構造で欠点となっていた溝底部等での寄生
容量を除くことができ、また、Ｐ型高濃度領域の形成に
伴う結晶欠陥の発生、製造上のプロセスの追加によるコ
ストアップの問題もなく、極めて容易に寄生容量の小さ
い溝分離構造が形成でき、高速のトランジスタが提供で
きる。
より、従来の構造で欠点となっていた溝底部等での寄生
容量を除くことができ、また、Ｐ型高濃度領域の形成に
伴う結晶欠陥の発生、製造上のプロセスの追加によるコ
ストアップの問題もなく、極めて容易に寄生容量の小さ
い溝分離構造が形成でき、高速のトランジスタが提供で
きる。
以上説明した通り、本発明の半導体集積回路装置によれ
ば、１つの導電型の半琢体基板上に逆導電型のエピタキ
シャル層、前記１つの導電型の高濃度拡散層、および前
記１つの導電型のエピタキシャル層を順に形成し、前記
１つの導電型のエピタキシャル層の表面から前記半導体
基板に達する溝分離構造を設けたため、製造プロセスを
増加しないで寄生容量を小さくし、かつ、結晶欠陥の発
生を抑えることができる。
ば、１つの導電型の半琢体基板上に逆導電型のエピタキ
シャル層、前記１つの導電型の高濃度拡散層、および前
記１つの導電型のエピタキシャル層を順に形成し、前記
１つの導電型のエピタキシャル層の表面から前記半導体
基板に達する溝分離構造を設けたため、製造プロセスを
増加しないで寄生容量を小さくし、かつ、結晶欠陥の発
生を抑えることができる。
第１図は本発明の一実施例を示す断面図、第２図は従来
の溝分離構造を有した半導体集積回路装置の断面図。 符号の説明 １・−−−−−−Ｐ型半導体基板 ２．１４−−−−・・・Ｎ型高濃度拡散層３．１３−・
−Ｎ型エピタキシャル層 ４．１４−・・−・−マスクシリコン酸化膜５−−−−
Ｐ壁高濃度拡散層
の溝分離構造を有した半導体集積回路装置の断面図。 符号の説明 １・−−−−−−Ｐ型半導体基板 ２．１４−−−−・・・Ｎ型高濃度拡散層３．１３−・
−Ｎ型エピタキシャル層 ４．１４−・・−・−マスクシリコン酸化膜５−−−−
Ｐ壁高濃度拡散層
Claims (1)
- １つの導電型の半導体基板上に順に形成された逆導電型
のエピタキシャル層、前記１つの導電型の高濃度拡散層
、および前記１つの導電型のエピタキシャル層を有し、
前記１つの導電型のエピタキシャル層の表面から前記半
導体基板に達する溝分離構造を設けたことを特徴とする
半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11116586A JPS62266848A (ja) | 1986-05-15 | 1986-05-15 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11116586A JPS62266848A (ja) | 1986-05-15 | 1986-05-15 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62266848A true JPS62266848A (ja) | 1987-11-19 |
Family
ID=14554124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11116586A Pending JPS62266848A (ja) | 1986-05-15 | 1986-05-15 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62266848A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255704B1 (en) * | 1996-06-28 | 2001-07-03 | Sharp Kabushiki Kaisha | Semiconductor device and method for fabricating the same |
-
1986
- 1986-05-15 JP JP11116586A patent/JPS62266848A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255704B1 (en) * | 1996-06-28 | 2001-07-03 | Sharp Kabushiki Kaisha | Semiconductor device and method for fabricating the same |
| US6573577B1 (en) | 1996-06-28 | 2003-06-03 | Sharp Kabushiki Kaisha | Semiconductor device and method for fabricating the same |
| US6927463B2 (en) | 1996-06-28 | 2005-08-09 | Sharp Kabushiki Kaisha | Semiconductor device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4041518A (en) | MIS semiconductor device and method of manufacturing the same | |
| KR920006851B1 (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| JPS6043024B2 (ja) | 半導体装置の製造方法 | |
| JPH0123949B2 (ja) | ||
| JPS63157475A (ja) | 半導体装置及びその製造方法 | |
| JPS59112633A (ja) | 半導体装置 | |
| JPS62266848A (ja) | 半導体集積回路装置 | |
| KR940008017B1 (ko) | 반도체장치 | |
| JP2001007219A (ja) | 半導体装置及びその製造方法 | |
| JPS6231505B2 (ja) | ||
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP2658027B2 (ja) | 半導体装置の製造方法 | |
| JP3264401B2 (ja) | 絶縁物分離ラテラルバイポーラトランジスタの製造方法及びラテラルｐｎｐバイポーラトランジスタ | |
| JPS6244862B2 (ja) | ||
| KR100271805B1 (ko) | 트랜지스터및 그 제조 방법 | |
| JP2511993B2 (ja) | 半導体装置の製造方法 | |
| JP2597990B2 (ja) | 相補型半導体装置及びその製造方法 | |
| JPS6018931A (ja) | 半導体装置とその使用方法 | |
| JPS6248907B2 (ja) | ||
| JPS63245939A (ja) | 半導体装置 | |
| JPH1187530A (ja) | 半導体装置およびその製造方法 | |
| JPS5835363B2 (ja) | 半導体装置の製法 | |
| JPH0629383A (ja) | 半導体装置の製造方法 | |
| JPS6320870A (ja) | 半導体装置およびその製造方法 | |
| JPH04290470A (ja) | 半導体装置 |