JPS6226857A - ゲ−トタ−ンオフサイリスタ - Google Patents
ゲ−トタ−ンオフサイリスタInfo
- Publication number
- JPS6226857A JPS6226857A JP60165905A JP16590585A JPS6226857A JP S6226857 A JPS6226857 A JP S6226857A JP 60165905 A JP60165905 A JP 60165905A JP 16590585 A JP16590585 A JP 16590585A JP S6226857 A JPS6226857 A JP S6226857A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- regions
- base region
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/148—Cathode regions of thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は電力分野等に適用するゲートターンオフサイリ
スタに関し特にそのエミッタ構造を改善するものである
。
スタに関し特にそのエミッタ構造を改善するものである
。
従来ゲートターンオフサイリスタのエミッタ構造として
はその周囲長を大きくしてその素子特性の向上を図って
いる。このＧＴＯを第３図により説明すると、この陽極
側はいわゆるアノードショート型が採用され、しかも陽
極電極とのオーミック接触を図るためにＰ導電型領域は
Ｐ′″導電型領域との２重構造が一般的である。その製
造工程としてはＰを１０”ａｔｏｍｓ／ｃｃ程度含有し
たＮ−型半導体基板（２０）を用意しその両表面から不
純物としてＢを導入して夫々の表面濃度をＩ Ｘ ＬＯ
”ａｔｏｍｓ／ｃｃ程度とする。この場合このＧＴ○素
子の陽極となる表面は前述のようにアノードショート構
造とするためにＢ導入を拡散マスクを利用して選択的に
実施し、更にこの陽極側のＰ導電型領域（２１）には電
極との良好なオーミック接触を得るためにＢを更に深さ
４〜５μ導入して７ Ｘ １０”又はＩ Ｘ １０１ｇ
ａｔｏｍｓ／ｃｃ程度の表面濃度を示すＰ＋導電型領域
（２２）を設ける。このＰ＋導電型領域間に位置するＮ
−型半導体基板（２０）と前述のＢ導入によってＧＴＯ
のベース領域（２３）として機能するＰ導電型領域にも
選択的にＰを表面濃度が１０”ａｔｏｍｓ／ｃｃ位導入
してＮ＋導電型領域（２４）及び（２５）を形成する。
はその周囲長を大きくしてその素子特性の向上を図って
いる。このＧＴＯを第３図により説明すると、この陽極
側はいわゆるアノードショート型が採用され、しかも陽
極電極とのオーミック接触を図るためにＰ導電型領域は
Ｐ′″導電型領域との２重構造が一般的である。その製
造工程としてはＰを１０”ａｔｏｍｓ／ｃｃ程度含有し
たＮ−型半導体基板（２０）を用意しその両表面から不
純物としてＢを導入して夫々の表面濃度をＩ Ｘ ＬＯ
”ａｔｏｍｓ／ｃｃ程度とする。この場合このＧＴ○素
子の陽極となる表面は前述のようにアノードショート構
造とするためにＢ導入を拡散マスクを利用して選択的に
実施し、更にこの陽極側のＰ導電型領域（２１）には電
極との良好なオーミック接触を得るためにＢを更に深さ
４〜５μ導入して７ Ｘ １０”又はＩ Ｘ １０１ｇ
ａｔｏｍｓ／ｃｃ程度の表面濃度を示すＰ＋導電型領域
（２２）を設ける。このＰ＋導電型領域間に位置するＮ
−型半導体基板（２０）と前述のＢ導入によってＧＴＯ
のベース領域（２３）として機能するＰ導電型領域にも
選択的にＰを表面濃度が１０”ａｔｏｍｓ／ｃｃ位導入
してＮ＋導電型領域（２４）及び（２５）を形成する。
このベース領域（２３）に設置したＮ＋導電型領域（２
４）はＧＴ○素子のエミッタ領域として機能し、Ｎ−型
半導体基板（２０）の地表面に形成した深さ１０μ程度
のＮ＋導電型領域（２５）は前述のアノードショート構
造を得るためのものである。
４）はＧＴ○素子のエミッタ領域として機能し、Ｎ−型
半導体基板（２０）の地表面に形成した深さ１０μ程度
のＮ＋導電型領域（２５）は前述のアノードショート構
造を得るためのものである。
この陽極として動作するこのＮ−型半導体基板（２０）
の地表面に、導電性金属であるＡＲを蒸着して陽極′北
極（２６）を完成する。
の地表面に、導電性金属であるＡＲを蒸着して陽極′北
極（２６）を完成する。
前記エミッタ領域の構造としてはその周囲長を大きくす
る為にいわゆるマルチエミッタもしくはリングエミッタ
構造が採用されており、第３図にはこの中の単一のリン
グエミッタ構造を示した。
る為にいわゆるマルチエミッタもしくはリングエミッタ
構造が採用されており、第３図にはこの中の単一のリン
グエミッタ構造を示した。
このリング状のエミッタ領域（２４）の中心部分に露出
するＰベース領域（２３）部分に導電性金属層を被着し
てゲート電極（２７）を形成する。又このエミッタ領域
（２４）にも導電性金属を堆積してエミッタ電極（２８
）を他の露出したＰベース領域（２３）には珪素酸化物
等の絶縁物層（２９）を積層してＧＴＯ素子を完成する
。
するＰベース領域（２３）部分に導電性金属層を被着し
てゲート電極（２７）を形成する。又このエミッタ領域
（２４）にも導電性金属を堆積してエミッタ電極（２８
）を他の露出したＰベース領域（２３）には珪素酸化物
等の絶縁物層（２９）を積層してＧＴＯ素子を完成する
。
マルチエミッタ構造をもつＧＴＯにあっては、このエミ
ッタ領域がベース領域に囲まれているためにこの素子の
ターンオフ時にエミッタ領域の中央部分に電流集中が起
る難点がある。
ッタ領域がベース領域に囲まれているためにこの素子の
ターンオフ時にエミッタ領域の中央部分に電流集中が起
る難点がある。
一方シングルリングエミッタ構造ではその周辺長がこの
マルチエミッタ構造より長大にできず、Ｇ−に逆バイア
ス時に発生する電流集中による破壊耐量については不利
となり、更にエミッタ領域が全体として大きくなるため
に電荷を引き抜くことが容易でなく、ターンオフ時の下
降時間ｔｆも長くなる難点がある。
マルチエミッタ構造より長大にできず、Ｇ−に逆バイア
ス時に発生する電流集中による破壊耐量については不利
となり、更にエミッタ領域が全体として大きくなるため
に電荷を引き抜くことが容易でなく、ターンオフ時の下
降時間ｔｆも長くなる難点がある。
本発明はマルチエミッタ構造をもつゲートターンオフサ
イリスタがターンオフする場合、電流集中がエミッタ領
域への魚巣中となるのを改善する。
イリスタがターンオフする場合、電流集中がエミッタ領
域への魚巣中となるのを改善する。
この目的を達成するため本発明に係るＧＴＯでは、中央
部にベース領域をもつリングエミッタを対称的に位置に
形成したマルチエミッタ構造を採用し、このリングエミ
ッタの中心部分に露出したＰ−ベース領域にゲート電極
を設けると共にリングエミッタ内に位置するベース領域
を浮遊ベース領域として利用する。
部にベース領域をもつリングエミッタを対称的に位置に
形成したマルチエミッタ構造を採用し、このリングエミ
ッタの中心部分に露出したＰ−ベース領域にゲート電極
を設けると共にリングエミッタ内に位置するベース領域
を浮遊ベース領域として利用する。
第１図〜第２図により本発明を詳述する。
Ｐを１０”ａｔｏｍｓ／ｃｃ程度含有した厚さ２００
ｐ ｍ位のＮ−型半導体基板（１）を用意し、その両表
面から不純物としてＢを導入して夫々の表面濃度を約１
×１０１０１Ｂａｔｏ／ｃｃとし、Ｘｊを２０μｍ〜３
０μｍとする。このＧＴＯにあってはその陽極をアノー
ドショート構造とするためＮ−型半導体基板（１）の−
表面には拡散マスクを所定位置に設けてＰ壁領域（３）
を選択的に形成する。更に後述する陽極電極との良好な
オーミック接触を得るためにこのＰ壁領域（３）に、更
にＢを４〜５μｍ導入してその表面濃度を７ Ｘ １０
”乃至Ｉ Ｘ １０１ｇａｔｏｍｓ／ｃｃとするピ領域
（４）を設は前述のＢ導入によってＮ−型半導体基板（
１）表面にも厚さ約２０〜３０μｍのＰ壁領域（２）が
形成され。
ｐ ｍ位のＮ−型半導体基板（１）を用意し、その両表
面から不純物としてＢを導入して夫々の表面濃度を約１
×１０１０１Ｂａｔｏ／ｃｃとし、Ｘｊを２０μｍ〜３
０μｍとする。このＧＴＯにあってはその陽極をアノー
ドショート構造とするためＮ−型半導体基板（１）の−
表面には拡散マスクを所定位置に設けてＰ壁領域（３）
を選択的に形成する。更に後述する陽極電極との良好な
オーミック接触を得るためにこのＰ壁領域（３）に、更
にＢを４〜５μｍ導入してその表面濃度を７ Ｘ １０
”乃至Ｉ Ｘ １０１ｇａｔｏｍｓ／ｃｃとするピ領域
（４）を設は前述のＢ導入によってＮ−型半導体基板（
１）表面にも厚さ約２０〜３０μｍのＰ壁領域（２）が
形成され。
ＧＴＯ素子のベース領域として機能する。
次に前記ピ型領域（４）間に位置するＰ壁領域（３）な
らびにベース領域として機能する他のベース領域（２）
ニ共ニｘｊ１０μ程度（７）Ｎ＋領領域５） （６）を
同時に形成する。この同時形成に当ってはＰを導入して
それぞれの表面濃度をほぼ１０”ａｔｏｍｓ／ｃｃとし
てベース領域（２）に形成したＮ＋領領域６）はＧＴＯ
素子のエミッタとして機能させる。Ｐ＋領域（４）及び
Ｎ＋領領域５）が互に隣接して配置された表面には、導
電性金属、ｌを堆積して陽極電極（７）を形成すると共
に、Ｐ＋領域（４）とＮ＋領領域５）を、アノードショ
ート構造とする。
らびにベース領域として機能する他のベース領域（２）
ニ共ニｘｊ１０μ程度（７）Ｎ＋領領域５） （６）を
同時に形成する。この同時形成に当ってはＰを導入して
それぞれの表面濃度をほぼ１０”ａｔｏｍｓ／ｃｃとし
てベース領域（２）に形成したＮ＋領領域６）はＧＴＯ
素子のエミッタとして機能させる。Ｐ＋領域（４）及び
Ｎ＋領領域５）が互に隣接して配置された表面には、導
電性金属、ｌを堆積して陽極電極（７）を形成すると共
に、Ｐ＋領域（４）とＮ＋領領域５）を、アノードショ
ート構造とする。
ＧＴＯ素子のエミッタとして機能するＮ＋領領域６）は
第１図及び第２図に示すようにリングエミッタ構造をも
ち、しかもＰ型ベース領域（２）の網目状位置に形成さ
れる。従ってその中央にはＰ型ベース領域（８）が点在
する形状となる。
第１図及び第２図に示すようにリングエミッタ構造をも
ち、しかもＰ型ベース領域（２）の網目状位置に形成さ
れる。従ってその中央にはＰ型ベース領域（８）が点在
する形状となる。
このＰ型ベース領域（８）・・・及び他のＰ型ベース領
域（２）は何れも絶縁物層（９）を被覆して安定化層と
しても機能させる。
域（２）は何れも絶縁物層（９）を被覆して安定化層と
しても機能させる。
一方、Ｎ型リングエミッタ領域（６）・・・には、導電
性金属ＡＱを堆積してエミッタ電極（１０）を設けるが
、この導電性金属層を他のＰ型ベース領域を被覆する絶
縁物層（９）に積層延長してこの半導体表面端にてパッ
ド（１１）として他部品との接続可能とする。次にゲー
ト電極（１２）について説明する。
性金属ＡＱを堆積してエミッタ電極（１０）を設けるが
、この導電性金属層を他のＰ型ベース領域を被覆する絶
縁物層（９）に積層延長してこの半導体表面端にてパッ
ド（１１）として他部品との接続可能とする。次にゲー
ト電極（１２）について説明する。
リングエミッタ領域（６）・・・内に位置するＰ型ベー
ス領域（８）以外の他のＰ型ベース領域（２）において
は互に隣接するエミッタ領域か等距離にある部分に位置
する絶縁物層（９）・・・部分を公知の写真食刻法によ
って開孔して導電性金属ＡＱを堆積してベースコンタク
ト即ちゲート電極（１２）・・・を設け、更に前記絶縁
物層（９）にＡＱを延長配線してパッド（１１）とは離
れて位置する半導体表面端に集合させてパッド（１３）
を設は他部品との接続可能としてＧＴＯを完成する。な
お、このゲート電極（１２）を形成するに当っては半導
体表面端に最も近接する位置第１図に示したＡ領域内に
も設ける方がより確実に電流集中が回避できる。
ス領域（８）以外の他のＰ型ベース領域（２）において
は互に隣接するエミッタ領域か等距離にある部分に位置
する絶縁物層（９）・・・部分を公知の写真食刻法によ
って開孔して導電性金属ＡＱを堆積してベースコンタク
ト即ちゲート電極（１２）・・・を設け、更に前記絶縁
物層（９）にＡＱを延長配線してパッド（１１）とは離
れて位置する半導体表面端に集合させてパッド（１３）
を設は他部品との接続可能としてＧＴＯを完成する。な
お、このゲート電極（１２）を形成するに当っては半導
体表面端に最も近接する位置第１図に示したＡ領域内に
も設ける方がより確実に電流集中が回避できる。
本発明に係るＧＴ○素子にあっては、複数のリングエミ
ッタ領域を網の目状に形成して、その周辺長を増大する
と共に、その内側にはＰ−ベース領域を配置すると共に
絶縁物層を形成する。
ッタ領域を網の目状に形成して、その周辺長を増大する
と共に、その内側にはＰ−ベース領域を配置すると共に
絶縁物層を形成する。
更にゲート電極を隣接するリングエミッタ領域と等距離
の位置に設けたので、リングエミッタの外周より始まる
電荷の引抜きは中央部分に存在する絶縁したＰ−ベース
領域の存在によってほぼ完全に行われて電流集中を確実
に緩和できた。
の位置に設けたので、リングエミッタの外周より始まる
電荷の引抜きは中央部分に存在する絶縁したＰ−ベース
領域の存在によってほぼ完全に行われて電流集中を確実
に緩和できた。
第１図は本発明に係るＧＴＯの上面図、第２図は、その
一部の断面図、第３図は従来のＧＴＯ断面図である。
一部の断面図、第３図は従来のＧＴＯ断面図である。
Claims (1)
- 導電型の異なる３半導体層を交互に重ねて形成する半導
体基板と、この頂面に位置するある導電型を示すベース
領域と、このベース領域の網目状に位置する表面部分か
ら内部に向けて異なる導電型をもつ不純物を導入して形
成するリングエミッタ領域と、この各リングエミッタ領
域に形成し電気的に互に接続するエミッタ電極と、この
各リングエミッタ領域内に位置する前記ベース領域及び
他のベース領域を被覆する絶縁物層と、前記半導体基板
底面に形成する陽極電極と、互に隣接する前記リングエ
ミッタ領域から等距離する前記他のベース領域部分に設
け、これらを互に電気的に接続するゲート電極とを具備
することを特徴とするゲートターンオフサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60165905A JPS6226857A (ja) | 1985-07-29 | 1985-07-29 | ゲ−トタ−ンオフサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60165905A JPS6226857A (ja) | 1985-07-29 | 1985-07-29 | ゲ−トタ−ンオフサイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6226857A true JPS6226857A (ja) | 1987-02-04 |
Family
ID=15821223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60165905A Pending JPS6226857A (ja) | 1985-07-29 | 1985-07-29 | ゲ−トタ−ンオフサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6226857A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5644149A (en) * | 1994-06-10 | 1997-07-01 | Asea Brown Boveri Ag | Anode-side short structure for asymmetric thyristors |
-
1985
- 1985-07-29 JP JP60165905A patent/JPS6226857A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5644149A (en) * | 1994-06-10 | 1997-07-01 | Asea Brown Boveri Ag | Anode-side short structure for asymmetric thyristors |
| CN1040710C (zh) * | 1994-06-10 | 1998-11-11 | 亚瑞亚·勃朗勃威力有限公司 | 非对称晶闸管的阳极侧的短路结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1175953A (en) | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions | |
| JP3280383B2 (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPH0120541B2 (ja) | ||
| JPH07169950A (ja) | Ｍｏｓｆｅｔ素子 | |
| JP3166980B2 (ja) | 集積構造及びその製造方法 | |
| JPH0715011A (ja) | 自動調心陰極パターンを有する絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| JPH0156531B2 (ja) | ||
| JPH05299658A (ja) | 半導体装置及びその製造方法 | |
| US4757025A (en) | Method of making gate turn off switch with anode short and buried base | |
| JPS6226857A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP4576805B2 (ja) | 絶縁ゲート型半導体素子及びその製造方法 | |
| US6635926B2 (en) | Field effect transistor with high withstand voltage and low resistance | |
| CN104600119A (zh) | 能实现电流双向流通的功率mosfet器件及其制造方法 | |
| JPS6289360A (ja) | 電力用サイリスタ | |
| JPS6048111B2 (ja) | 不揮発性半導体記憶装置 | |
| US3560814A (en) | Transistor with strip shaped emitter | |
| JPH0442918Y2 (ja) | ||
| JPS59215772A (ja) | マルチエミツタ形トランジスタ | |
| JPS61278161A (ja) | 高耐圧半導体装置 | |
| JPH0611052B2 (ja) | トランジスタ | |
| JP2822614B2 (ja) | ゲートターンオフサイリスタ | |
| JPS6018148B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH10335631A (ja) | フィールドプレートを採用した電力用半導体素子及びその製造方法 | |
| JPH0878431A (ja) | 炭化けい素たて型バイポーラトランジスタおよびその製造方法 | |
| JPH01109769A (ja) | 半導体装置 |