JPS6018148B2 - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法Info
- Publication number
- JPS6018148B2 JPS6018148B2 JP51144107A JP14410776A JPS6018148B2 JP S6018148 B2 JPS6018148 B2 JP S6018148B2 JP 51144107 A JP51144107 A JP 51144107A JP 14410776 A JP14410776 A JP 14410776A JP S6018148 B2 JPS6018148 B2 JP S6018148B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- memory cell
- region
- base
- peripheral circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
本発明は半導体記憶装置の製造方法、とくにダィオード
破壊形のプログラマブル・リード・オンリー・メモリの
製造方法に関する。
破壊形のプログラマブル・リード・オンリー・メモリの
製造方法に関する。
ダイオード破壊形のプログラマブル・リード・オンリー
・メモリは、半導体チップの中央にメモリセルをマトリ
ックス状に配直し、そのメモリセルの周囲にデコーダそ
の他の周辺回路を設けている。
・メモリは、半導体チップの中央にメモリセルをマトリ
ックス状に配直し、そのメモリセルの周囲にデコーダそ
の他の周辺回路を設けている。
メモリセルは、第１図に示すようにＸ線とＹ線との間に
トランジスタＴＲのヱミツタＥとコレクタＣを接続した
もので、あたかもＸ線とＹ線との間に２個のダイオード
を逆方向に接続した回路構成となる。
トランジスタＴＲのヱミツタＥとコレクタＣを接続した
もので、あたかもＸ線とＹ線との間に２個のダイオード
を逆方向に接続した回路構成となる。
そして書き込む場合はェミツタ−べ−ス間に逆方向の降
伏電伍Ｇ入上の電圧を加えてこの接合を破壊する。この
書込みを容易にするため、および書込み後の特性を良好
にするため各メモリセルには次のような性能が要求され
る。すなわち１、コレクターェミッタ間逆方向電圧Ｖｃ
Ｅｏが高いこと ２、書込み電流が小さいこと ３、書
込み後ヱミツタ−ベース間は完全にオーミツク接触の状
態となりかつコレクターベース間は逆リーク電流がほと
んど無視できることなどである。ところで、これらのこ
とは周辺回路を構成しているトランジスタと異にしてい
るため、これらの性能を満足させるには周辺回路を構成
するトランジスタと全く別の工程でメモリセルを作れば
よい。しかしながら周辺回路とメモリセルを別工程で作
った場合には工数が増加して半導体記憶装億のコストが
上昇する。本発明の目的は、周辺回路とメモリセルとを
同一工程で製造し、かつメモリセルに前述の如き性能を
備えさせることができるような製造方法を提供すること
にある。
伏電伍Ｇ入上の電圧を加えてこの接合を破壊する。この
書込みを容易にするため、および書込み後の特性を良好
にするため各メモリセルには次のような性能が要求され
る。すなわち１、コレクターェミッタ間逆方向電圧Ｖｃ
Ｅｏが高いこと ２、書込み電流が小さいこと ３、書
込み後ヱミツタ−ベース間は完全にオーミツク接触の状
態となりかつコレクターベース間は逆リーク電流がほと
んど無視できることなどである。ところで、これらのこ
とは周辺回路を構成しているトランジスタと異にしてい
るため、これらの性能を満足させるには周辺回路を構成
するトランジスタと全く別の工程でメモリセルを作れば
よい。しかしながら周辺回路とメモリセルを別工程で作
った場合には工数が増加して半導体記憶装億のコストが
上昇する。本発明の目的は、周辺回路とメモリセルとを
同一工程で製造し、かつメモリセルに前述の如き性能を
備えさせることができるような製造方法を提供すること
にある。
その目的を達成せしめるため、本発明の半導体記憶装置
の製造方法は、絶縁物層を被看した同一半導体基板上に
メモリセル用のベース拡散領域と周辺回路用のベース拡
散領域とを同時に形成する工程と、該基板上に周辺回路
を構成するトランジスタのェミッタ拡散領域を選択的に
形成する工程と、該周辺回路を構成するトランジスタと
メモリセルを構成するトランジスタの電極部分の絶縁物
層に窓あげを行う工程と、該両トランジスタの電極部分
の窓を介してべ−ス拡散領域に接するように不純物を含
まないポリシリコン薄層を設ける工程と、前記メモリセ
ルを構成するトランジスタのポリシリコン薄層上にのみ
不純物拡散源を設け該不純物拡散源からェミツタの窓あ
げ部分におけるポリシリコン薄層を介して拡散を行って
メモリセルを構成するトランジスタのェミツタ領域を形
成する工程と、該不純物拡散源を除去する工程と、該基
板上に導電層を形成したのちパターニングを行って周辺
回路を構成するトランジスタのェミツタ領域とべ‐ス領
域およびメモリセルを構成するトランジスタのェミッタ
領域上に電極付けを行う工程とを含むことを特徴とする
もので、以下実施例に基づいて詳細に説明する。
の製造方法は、絶縁物層を被看した同一半導体基板上に
メモリセル用のベース拡散領域と周辺回路用のベース拡
散領域とを同時に形成する工程と、該基板上に周辺回路
を構成するトランジスタのェミッタ拡散領域を選択的に
形成する工程と、該周辺回路を構成するトランジスタと
メモリセルを構成するトランジスタの電極部分の絶縁物
層に窓あげを行う工程と、該両トランジスタの電極部分
の窓を介してべ−ス拡散領域に接するように不純物を含
まないポリシリコン薄層を設ける工程と、前記メモリセ
ルを構成するトランジスタのポリシリコン薄層上にのみ
不純物拡散源を設け該不純物拡散源からェミツタの窓あ
げ部分におけるポリシリコン薄層を介して拡散を行って
メモリセルを構成するトランジスタのェミツタ領域を形
成する工程と、該不純物拡散源を除去する工程と、該基
板上に導電層を形成したのちパターニングを行って周辺
回路を構成するトランジスタのェミツタ領域とべ‐ス領
域およびメモリセルを構成するトランジスタのェミッタ
領域上に電極付けを行う工程とを含むことを特徴とする
もので、以下実施例に基づいて詳細に説明する。
第２図において、１はＰ形のシリコン半導体基板、２お
よび３は埋込層、４および５はＮ形のェピタキシヤル層
、６は周辺回路用トランジスタのベース拡散領域、７は
メモリセル用トランジスタのベース拡散領域で、二つの
ベース拡散領域は同一拡散工程で作られる。
よび３は埋込層、４および５はＮ形のェピタキシヤル層
、６は周辺回路用トランジスタのベース拡散領域、７は
メモリセル用トランジスタのベース拡散領域で、二つの
ベース拡散領域は同一拡散工程で作られる。
８は二酸化シリコン（Ｓｉ０２）からなる絶縁物層であ
る。
る。
次に第３図の如く、周辺回路用トランジスタのベース拡
散領域６上を覆う絶縁物層８にェミッタ拡散窓９をあげ
た後、周辺回路用トランジスタのェミッタ拡散を行なっ
て第４図の如くベース拡散領域６内にＮ十のェミッタ拡
散領域１０を作る。
散領域６上を覆う絶縁物層８にェミッタ拡散窓９をあげ
た後、周辺回路用トランジスタのェミッタ拡散を行なっ
て第４図の如くベース拡散領域６内にＮ十のェミッタ拡
散領域１０を作る。
その後、第５図に示すように、１枚のマスクを用い同一
の工程で周辺回路用トランジスタのェミツタ電極窓１１
、ベース電極窓１２、メモリセル用トランジスタのェミ
ツタ電極窓１３をあげ、第６図の如く全面にノンドープ
のポリシリコン薄層１４を被着する。続いてポリシリコ
ン薄層１４の上に不純物拡散源となる燐ガラス（ＰＳＧ
）を被着した後、周辺回路用トランジスタ上の隣ガラス
（的Ｇ）を取り除き、メモリセル用トランジスタの上の
みに隣ガラス（凶Ｇ）層１５を残す。これまでの工程が
終了したところでシリコン半導体基板１の裏側に金（Ａ
ｕ）１６を葵着した後、加熱して金拡散を行なう。この
金拡散は、キャリアのライフタイムを減少せしめてトラ
ンジスタのスイッチング特性を改善させるもので、スイ
ッチング用トランジスタの製造には必ず行なわれる工程
である。この金拡散工程の加熱により、燐ガラス （鴇Ｇ）層１５から燐（Ｐ）が、ポリシリコン薄層１４
を通してメモリセル用トランジスタのべ−ス拡散領域７
に拡散されてェミツタ領域１７を形成する。
の工程で周辺回路用トランジスタのェミツタ電極窓１１
、ベース電極窓１２、メモリセル用トランジスタのェミ
ツタ電極窓１３をあげ、第６図の如く全面にノンドープ
のポリシリコン薄層１４を被着する。続いてポリシリコ
ン薄層１４の上に不純物拡散源となる燐ガラス（ＰＳＧ
）を被着した後、周辺回路用トランジスタ上の隣ガラス
（的Ｇ）を取り除き、メモリセル用トランジスタの上の
みに隣ガラス（凶Ｇ）層１５を残す。これまでの工程が
終了したところでシリコン半導体基板１の裏側に金（Ａ
ｕ）１６を葵着した後、加熱して金拡散を行なう。この
金拡散は、キャリアのライフタイムを減少せしめてトラ
ンジスタのスイッチング特性を改善させるもので、スイ
ッチング用トランジスタの製造には必ず行なわれる工程
である。この金拡散工程の加熱により、燐ガラス （鴇Ｇ）層１５から燐（Ｐ）が、ポリシリコン薄層１４
を通してメモリセル用トランジスタのべ−ス拡散領域７
に拡散されてェミツタ領域１７を形成する。
このベース拡散はポリシリコン薄層１４を通して行なわ
れるため、非常にシヤロウなェミッタ領域を形成すると
ともに、面積の小さいェミツタ電極窓１３を通して行な
われるので、接合面積も小さくなり、かっこの接合部分
はベースーコレクタ間の接合面から遠く離れている。上
述の如き金拡散およびメモリセルのェミツタ拡散が終了
したら隣ガラス（凶○）層１５をゥオッシュアウトして
除去する。
れるため、非常にシヤロウなェミッタ領域を形成すると
ともに、面積の小さいェミツタ電極窓１３を通して行な
われるので、接合面積も小さくなり、かっこの接合部分
はベースーコレクタ間の接合面から遠く離れている。上
述の如き金拡散およびメモリセルのェミツタ拡散が終了
したら隣ガラス（凶○）層１５をゥオッシュアウトして
除去する。
このウオッシュアウトのとき、周辺回路用トランジスタ
の上を覆うポリシリコン積層１４の上に形成された二酸
化シリコン（Ｓｉ０２）（金拡散工程の加熱により生じ
たもの）も同時に除去される。その後、第７図に示すよ
うに、表出したポリシリコン薄層１４上にアルミニウム
（Ａ〆）層１８を蒸着し、加熱してアルミニウム（Ａ夕
）−シリコン（Ｓｉ）のシンタリングを行なう。このシ
ンタリングによりポリシリコン薄層１４はアルミニウム
（Ａそ）の侵入により合金化し、さらにこの合金化領域
は周辺回路用トランジスタのェミッタ拡散領域１０、ベ
ース拡散領域６およびメモリセル用トランジスタのェミ
ツタ拡散領域１７に広がり、アルミニウム（Ａ〆）層１
８とこれら領域との間に良好なオーミック接触が形成さ
れる。しかしこれら領域への合金化領域の侵入は、ポリ
シリコン薄層１４が介在しているために非常に浅いもの
である。したがって、メモリセル用トランジスタのェミ
ッタ拡散領域１７が浅くしかもその領域がェミッタ電極
窓１３の周辺からあまり横方向に広がっていなくとも、
ベース拡散領域７にまでは達しない。その後、アルミニ
ウム（Ａそ）層１８およびポリシリコン薄層１４をそれ
ぞれ通常行なわれている選択エッチングによりパターニ
ングし、第８図に示すように周辺回路用トランジスタの
ェミツタ電極１９、同ベース電極２０、メモリセル用ト
ランジスタのヱミッタ電極２１を形成し、その後図示し
てはいないが表面にカバーグラスを彼着し、特性の測定
、スクラィピングなどの工程を経てその製造を終る。
の上を覆うポリシリコン積層１４の上に形成された二酸
化シリコン（Ｓｉ０２）（金拡散工程の加熱により生じ
たもの）も同時に除去される。その後、第７図に示すよ
うに、表出したポリシリコン薄層１４上にアルミニウム
（Ａ〆）層１８を蒸着し、加熱してアルミニウム（Ａ夕
）−シリコン（Ｓｉ）のシンタリングを行なう。このシ
ンタリングによりポリシリコン薄層１４はアルミニウム
（Ａそ）の侵入により合金化し、さらにこの合金化領域
は周辺回路用トランジスタのェミッタ拡散領域１０、ベ
ース拡散領域６およびメモリセル用トランジスタのェミ
ツタ拡散領域１７に広がり、アルミニウム（Ａ〆）層１
８とこれら領域との間に良好なオーミック接触が形成さ
れる。しかしこれら領域への合金化領域の侵入は、ポリ
シリコン薄層１４が介在しているために非常に浅いもの
である。したがって、メモリセル用トランジスタのェミ
ッタ拡散領域１７が浅くしかもその領域がェミッタ電極
窓１３の周辺からあまり横方向に広がっていなくとも、
ベース拡散領域７にまでは達しない。その後、アルミニ
ウム（Ａそ）層１８およびポリシリコン薄層１４をそれ
ぞれ通常行なわれている選択エッチングによりパターニ
ングし、第８図に示すように周辺回路用トランジスタの
ェミツタ電極１９、同ベース電極２０、メモリセル用ト
ランジスタのヱミッタ電極２１を形成し、その後図示し
てはいないが表面にカバーグラスを彼着し、特性の測定
、スクラィピングなどの工程を経てその製造を終る。
以上詳細に説明したように、本発明は、周辺回路用トラ
ンジスタとメモリセル用トランジスタとをほとんど同一
工程で製造できるほか、メモリセルのェミッタ拡散領域
とアルミニウム薄層との間にポリシリコン層を介在せし
めたので該ェミッタ拡散領域が浅くても種々の製造工程
の熱処理を経てもェミッタ−ベース間の短絡は起らない
。
ンジスタとメモリセル用トランジスタとをほとんど同一
工程で製造できるほか、メモリセルのェミッタ拡散領域
とアルミニウム薄層との間にポリシリコン層を介在せし
めたので該ェミッタ拡散領域が浅くても種々の製造工程
の熱処理を経てもェミッタ−ベース間の短絡は起らない
。
また、周辺回路用のトランジスタのベース拡散領域およ
びェミッタ拡散領域は何ら特別に作られることなく通常
の周辺回路用トランジスタの製法に従っているので素子
そのものの特性は何ら変りがないばかりか、メモリセル
のェミッタ拡散領域が浅く、かつェミッタ電極窓の周辺
からあまり横方向に広がっていないので、コレクターェ
ミッタ間の逆方向電圧が高くなり、書込み電流も少なく
て済む。また書込後もェミツタ−ベース接合の破壊部分
とべ‐スーコレクタ接合の間が大きく離れているため、
コレクターベース間の逆リーク電流がほとんど無視でき
るほか、ェミッタ拡散領域が浅いことによりその破壊が
完全に行なわれ、良好なオーミック接触を形成し、メモ
リセル用トランジスタの性能をほぼ満足したものとなり
、書込み特性も飛躍的に向上する。
びェミッタ拡散領域は何ら特別に作られることなく通常
の周辺回路用トランジスタの製法に従っているので素子
そのものの特性は何ら変りがないばかりか、メモリセル
のェミッタ拡散領域が浅く、かつェミッタ電極窓の周辺
からあまり横方向に広がっていないので、コレクターェ
ミッタ間の逆方向電圧が高くなり、書込み電流も少なく
て済む。また書込後もェミツタ−ベース接合の破壊部分
とべ‐スーコレクタ接合の間が大きく離れているため、
コレクターベース間の逆リーク電流がほとんど無視でき
るほか、ェミッタ拡散領域が浅いことによりその破壊が
完全に行なわれ、良好なオーミック接触を形成し、メモ
リセル用トランジスタの性能をほぼ満足したものとなり
、書込み特性も飛躍的に向上する。
第１図はメモリセルの回路図、第２図乃至第８図は本発
明に係る実施例を示す工程断面図である。 図中、１はシリコン半導体基板、６および７はベース拡
散領域、１０および１７はェミッタ拡散領域、１１およ
び１３はェミッタ電極窓、１２はベース電極窓、１４は
ポリシリコン薄層、１５は鱗ガラス層、１８はアルミニ
ウム層、１９および２１はェミッタ電極、２０‘よべ‐
ス電極である。 第′図第２図 鯖う図 第４図 第５図 第６図 第７図 第５図
明に係る実施例を示す工程断面図である。 図中、１はシリコン半導体基板、６および７はベース拡
散領域、１０および１７はェミッタ拡散領域、１１およ
び１３はェミッタ電極窓、１２はベース電極窓、１４は
ポリシリコン薄層、１５は鱗ガラス層、１８はアルミニ
ウム層、１９および２１はェミッタ電極、２０‘よべ‐
ス電極である。 第′図第２図 鯖う図 第４図 第５図 第６図 第７図 第５図
Claims (1)
- １ 絶縁物層を被着した同一半導体基板上にメモリセル
用のベース拡散領域と周辺回路用のベース拡散領域とを
同時に形成する工程と、該基板上に周辺回路を構成する
トランジスタのエミツタ拡散領域を選択的に形成する工
程と、該周辺回路を構成するトランジスタとメモリセル
を構成するトランジスタの電極部分の絶縁物層に窓あけ
を行う工程と、該両トランジスタの電極部分の窓を介し
てベース拡散領域に接するように不純物を含まないポリ
シリコン薄層を設ける工程と、前記メモリセルを構成す
るトランジスタのポリシリコン薄層上にのみ不純物拡散
源を設け該不純物拡散源からエミツタの窓あけ部分にお
けるポリシリコン薄層を介して拡散を行つてメモリセル
を構成するトランジスタのエミツタ領域を形成する工程
と、該不純物拡散源を除去する工程と、該基板上に導電
層を形成したのちパターニングを行つて周辺回路を構成
するトランジスタのエミツタ領域とベース領域およびメ
モリセルを構成するトランジスタのエミツタ領域上に電
極付けを行う工程とを含むことを特徴とする半導体記憶
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51144107A JPS6018148B2 (ja) | 1976-11-30 | 1976-11-30 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51144107A JPS6018148B2 (ja) | 1976-11-30 | 1976-11-30 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5368182A JPS5368182A (en) | 1978-06-17 |
| JPS6018148B2 true JPS6018148B2 (ja) | 1985-05-09 |
Family
ID=15354339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51144107A Expired JPS6018148B2 (ja) | 1976-11-30 | 1976-11-30 | 半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6018148B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607388B2 (ja) * | 1978-09-08 | 1985-02-23 | 富士通株式会社 | 半導体記憶装置 |
| JPS55105358A (en) * | 1979-02-07 | 1980-08-12 | Nec Corp | Semiconductor memory |
| JPS55128862A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Junction breakdown write-in type semiconductor memory device and method of fabricating the same |
| JPS57140056A (en) * | 1981-02-24 | 1982-08-30 | Toshiba Corp | Semiconductor storage device |
-
1976
- 1976-11-30 JP JP51144107A patent/JPS6018148B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5368182A (en) | 1978-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4778774A (en) | Process for manufacturing a monolithic integrated circuit comprising at least one bipolar planar transistor | |
| JP3790282B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP3432708B2 (ja) | 半導体装置と半導体モジュール | |
| US4631568A (en) | Bipolar transistor construction | |
| JPH05299658A (ja) | 半導体装置及びその製造方法 | |
| JPS6018148B2 (ja) | 半導体記憶装置の製造方法 | |
| JP3294001B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| US4942446A (en) | Semiconductor device for switching, and the manufacturing method therefor | |
| JP3361920B2 (ja) | 半導体装置 | |
| JPH0551184B2 (ja) | ||
| JP3149913B2 (ja) | トランジスタの製造方法 | |
| JP2760401B2 (ja) | 誘電体分離基板及び半導体装置 | |
| JPS61278161A (ja) | 高耐圧半導体装置 | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| JP3206149B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| KR19990010738A (ko) | 전력용 반도체소자 및 그 제조방법 | |
| JPS6262063B2 (ja) | ||
| JP2722415B2 (ja) | 半導体素子の製造方法 | |
| JPS5919475B2 (ja) | 半導体装置の製法 | |
| JP2692292B2 (ja) | 集積回路装置用縦形バイポーラトランジスタ | |
| JP2825303B2 (ja) | 絶縁ゲート付きｇｔｏサイリスタの製造方法 | |
| JPS6132823B2 (ja) | ||
| JPS6346990B2 (ja) | ||
| JPS62152169A (ja) | 縦形半導体装置 | |
| JPH09252119A (ja) | 半導体装置 |