JPS62271294A

JPS62271294A - 磁気バブルメモリ素子

Info

Publication number: JPS62271294A
Application number: JP61115830A
Authority: JP
Inventors: Yoshio Sato; 良夫佐藤; Kazunari Yoneno; 米納　和成
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-05-20
Filing date: 1986-05-20
Publication date: 1987-11-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明〔概要〕磁気バブルメモリ素子においてブートループには冗長性
がないので、ブートループ不良によるチップ歩留りの低
下を防（ために、ブートループを余分に設けて冗長性を
もたせ、無欠陥のブートループを容易に選択使用できる
ようにする。

〔産業上の利用分野〕

磁気バブルメモリ素子においては、情報を記憶するため
のストレージループのほかに、ストレージループ中の不
良ループ情報を記録したり、停電復旧後の再起動に備え
て先頭番地などを記録しておくためのブートループ（マ
ツプとも呼ばれる）が採用されている。本発明は、磁気
バブルメモリ素子におけるブートループ不良によるチッ
プの歩留まり低下を防止する技術に関する。

〔従来の技術〕

第３図は従来の磁気バブルメモリ素子の１メモリブロッ
ク中のループ構成を示す図である。書き込みメジャー転
送路旧と読出しメジャー転送路雀との間に多数のマイナ
ーループから成るストレージループ領域Ｓｔが配設され
ており、図示例ではこのようなループ構成が、１メモリ
ブロツク中に左右２＆１１配設されている。なお各書き
込みメジャー転送路旧の入力側にはジェネレータＧが接
続され、続出しメジャー転送路Ｍｏの出力側にはディテ
クタＤがそれぞれ接続されている。ジェネレータＧで発
生したバブルは、各書き込みメジャー転送路旧に送出さ
れ、−斉にストレージループ領域Ｓｔ中の各マイナール
ープに転送され、マイナーループ中を巡回することで、
記憶が行なわれる。また読出しは、各マイナーループか
ら読出しメジャー転送路Ｍｏに一斉に転送し、読出しメ
ジャー転送路にＯから検出器（ディテクタ）Ｄに転送す
ることで行なわれる。

ストレージループ領域ＳＬ中には、記憶容量に応じた多
数のマイナーループが形成されている。そして欠陥ビッ
トに対応するために、ストレージループ領域Ｓｔには通
常１０９４以上の冗長ループが設けられ、救済処置がと
られている。ところがブートループとしては、通常１つ
のストレージループ領域Ｓｔに対して１本しかないため
、１００％の無欠陥ループ発生率でないと、チップ自体
が使用不可となってしまう。

チップの歩留まりは、主に１本しかないブートループと
多数のストレージループの無欠陥ループ生成率で決定さ
れるため、ブートループにおいて万一欠陥ビノドが存在
すると、チップ自体が不良品となり、歩留まり低下を来
すことになる。

そこで従来は、ブートループの欠陥発生率を押さえるた
めに、ストレージループより周期が大きく、マージンの
広くとれる特別な転送パターンを用いていた。しかしな
がら、周期の大きいパターンを用いると、■千ノブ面積
が増大してしまうこと、■ループ構成がストレージルー
プと異なるため、パターン設計や評価の項目が増え、か
つ製造技術上も複雑化すること、などの問題があった。

〔発明が解決しようとする問題点〕

このような問題を解消するには、ストレージループ領域
と同じ構成のパターンを使用して、ブートループを複数
本設けることが考えられる。

しかしながら、このようにしてブートループに冗長性を
もたせた場合、その中から良ループを選択して使用しな
ければならないが、通常のストレージループ中における
選）尺の場合とは異なり、一般に難かしくなる。

なぜならば、ブートループは必らずジェネレーターから
のビット位置が指定されているため、それを変更できな
いからである。換言するとループ番号が決まっている。

従がって良ブートループの選択は、ブートループの指定
番号を変更しない形で行なわなければならない。

本発明の技術的課題は、ブートループを余分に設けて冗
長性を持たせ、その中から良ループを選択使用する場合
におけるこのような問題を解消し、複数のブートループ
中から容易に良ループを選択使用可能とすることにある
。

〔問題点を解決するための手段〕

第１図は本発明によるブートループの基本原理を説明す
る図である。第１図はブートループのみを図示したもの
であり、ブートループをＬｌ、Ｌ２・・・のように複数
本設け、冗長性を持たせている。また、ブートループと
同じ数のジェネレーターＧ１、Ｇ２・・・を用意し、各
ジェネレータＧ１、Ｇ２・・・とブートループＬ１．　
Ｌ２・・・とを対応させ、各ジェネレータＧ１、Ｇ２・
・・からブートループ人口であるスワップゲートＳ１、
Ｓ２・・・までのピント数Ｓを一定とする。各ジェネレ
ータＧｌ、　Ｇ２・・・の端子は独立に引き出し、端子
選択により任意のブートループを選択できるようになっ
ている。

ブートループＬ１、Ｌ２・・・の涜出し側には、読出し
ゲートｌ？ｌ、Ｒ２・・・を介して検出２’Ｌ　Ｄを接
続しであるが、各続出しゲートＲ１、Ｒ２・・・から検
出器りまでのビット数Ｓも、総てのブートループＬ１、
し２・・・において等しくなっている。

〔作用］各ジェネレータＧ１、Ｇ２・・・から各ブートループＬ
１、Ｌ２・・・への入口であるスワソプゲー１−３ｌ、
Ｓ２・・・までのビット数Ｓが一定となっているので、
どのブートループを選択しても、ブートループ番号の指
定は変更せずに済む。各読出しゲートＲ１、Ｒ２・・・
から検出器りまでのピント数Ｓも、総てのブートループ
Ｌ１、し２・・・において等しくなっているので、どの
ブートループを使用する場合でも、読出し動作のタイミ
ングは一定となる。そのためどのブートループを選択使
用する場合でも、同一条件で使用でき、制御などに変更
を要することはない。なおブートループＬ１、Ｌ２・・
・の選択は、対応するジェネレータＧ１、Ｇ２・・・を
選）尺することで足りる。ジェネレータの選択は、良ル
ープに対応するジェネレータＧ１、Ｇ２・・・の端子を
、ジェネレータ駆動信号入力端にボンディングするのみ
で足りる。

〔実施例〕

次に本発明による磁気バブルメモリ素子におけるブート
ループが実際上どのように具体化されるかを実施例で説
明する。第２図は本発明によるブートループの実施例を
示す回路図である。この実施例は、ブートループを余分
に１本多（設け、全部で２本とした場合の例である。前
記のようにブートループとしては通常１本あれば十分で
あるため、冗長ループを１本設けるだけで、無欠陥生成
率は５０％となることになる。これは、ストレージルー
プ領域Ｓｔにおけるマイナーループの無欠陥生成率９０
％に比べると、充分余裕があることになる。

各ブートループＬ１、Ｌ２には、ブートループの番号Ｌ
ｎに対応したジェネレータＧｎを設け、各ジェネレータ
Ｇｎからスワップゲート（Ｓｎ）までのビット数を、ル
ープの指定番号（通常は０番）に応じた数（Ｓ）に合わ
せである。すなわち、第３図におけるストレージループ
領域Ｓｔにおけるマイナーループ数をｍ、８亥ストレー
ジループイナーループの冗長ループ数をαとすると、ｎ−ｍ＋α
　が全マイナーループ数であり、ゲートとゲートの間隔
がなく、メジャーライン胴上の毎ビットごとにゲートが
存在する方式では、ｎ＋βがジェネレータＧから先頭ル
ープまでのビット数となる。通常ブートループの場合は
、ジェネレータＧからブートループＢのスワップゲート
までのピノ　ト数Ｓは、Ｓ＝ｎ＋β＋１　にとられる。

ここにβは、ジェネレータＧからストレージループ領域
Ｓｔ中の最後尾ループまでのビット数で、１０ピッ１〜
前後である。

ジェネレータＧ１、Ｇ２から書き込みスワップゲートＳ
１、Ｓ２への転送路（ブートメジャー転送路）　ＢＭの
他端は、ガードレールＡに接続され、不要バブルの廃棄
が行なわれる。

また各ループのレプリケート・ゲートＲｎから検出．ｔ
５Ｄまでのビット数も一定（Ｓ）となっている。

いま、たとえばブートループＬ２に欠陥があった場合、
別のブートループＬ１を、ブートループとして使うわけ
であるが、この場合該ブートループＬ１に対応している
ジェネレータＧ．をブートジェネレータとして（重用す
ることになる。

したがって磁気バブルメモリ素子の出荷に先立って、ブ
ートループＬ１、し２・・・をチェックし、良ループを
発見して、良ループに対応するジェネレーを入力端子に
ボンディングする。このようにボンディングを容易にす
るために、この実施例では、両方のジェネレータＧ１、
Ｇ２の片側の電極がコモンの端子Ｔ，．２に接続され、
他方の電極はそれぞれのジェネレータＧ１、Ｇ２・・・
専用の個別端子Ｔ１、Ｔ２に接続されている。そのため
千ノブのボンディング時に、端子Ｔ１とＴ１−２をブー
ト用ジェネレータ端子として選択すれば、ブートスワッ
プゲートＳいブートレプリケート・ゲート１ン．は、選
択されたループがどれであっても、タイミングを変更せ
ずに動作させることができる。ジェぶレータＧ．から書
き込まれた情報は、第２図から明らかなように、ブート
ループＬ．にしか書き込まれない。従って各レプリケー
トゲートを一斉に動作させても問題はない。

逆に下側のブートループし，が欠陥の場合は、上側のブ
ートループＬ２とジェネレータＧ２を使うわけであるが
、この場合には端子ＴＩ−２とＴ２を選択すれば良い。

〔発明の効果〕

以上のように本発明によれば、ブートループに対しても
冗長性を持たせ、常に無欠陥のブートループを確保でき
るため、ブートループをストレージループ領域と同じ微
細パターン構成とし、チップの小型化、パターンの設計
・評価、チップ製造の面素化を実現できる９

【図面の簡単な説明】

第１図は本発明によるブートループ構成の基本原理を説
明する図、第２図は本発明によるブートループの実施例
を示す図、第３図は従来の磁気バブルメモリ素子のルー
プ構成を示す図である。図において、Ｇ１、Ｇ２・・・はジェネレータ、Ｌｌ、
Ｌ２・・・はブートループ、Ｓｌ、Ｓ２・・・は書き込
みスワップゲート、Ｒ１、Ｒ２・・・は続出しゲート、
Ｄは検出器をそれぞれ示す。特許出願人　　　　　富士通株式会社復代理人　弁理士　　福　島　康　文第１図第２図

Claims

【特許請求の範囲】磁気バブルメモリ素子において、ブートループをブート
ループ機能として必要な本数より余分に多く形成して、
ブートループ不良に対する冗長性を持たせ、その中から
良ブートループを選択する手段として、個々のブートループ（Ｌ＿１・・・Ｌ＿ｎ）に対応した
同数のジェネレータ（Ｇ＿１・・・Ｇ＿ｎ）を設け、個
々のジェネレータ（Ｇ＿１・・・Ｇ＿ｎ）から対応する
ブートループ（Ｌ＿１・・・Ｌ＿ｎ）の書き込みゲート
（Ｓ＿１・・・Ｓ＿ｎ）までの転送ビット数（Ｓ）、お
よび各ブートループ（Ｌ＿１・・・Ｌ＿ｎ）の読み出し
ゲート（Ｒ＿１・・・Ｒ＿ｎ）から検出器（Ｄ）までの
ビット数（ｓ）を、すべてのブートループに対してそれ
ぞれ等しくし、更に個々のジェネレータ（Ｇ＿１・・・Ｇ＿ｎ）を選択
して入力信号端子にボンディングする構成としたことを
特徴とする磁気バブルメモリ素子。