JPS62272331A - トレ−サ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 技術分野 本発明はトレーサ方式に関し、特に情報処理装置の内部
状態の脂層を記憶するトレーサ方式に関する。

従来技術 従来、この種のトレーサ方式では、メモリとアドレス回
路と制御回路とから構成されたトレーサ回路が、情報処
理装置の内部状態を示すデータのメモリへの書込みをラ
イトアドレスを変えながら常時行っている。このメモリ
の全ワードにデータを書込むと、ライトアドレスを最初
のアドレスへ戻して一度書込んだワードに重ねて書込ん
でいる。

この動作は情報処理装置が障害を検出するまで続行され
る。障害を検出するとトレーサ回路は制御回路を介して
ライトアドレスの更新とメモリへの書込みとを停止し、
障害検出から遡ってメモリのワード数を最大として情報
処理ＶＲ置の内部状態を示すデータをメモリ内に記憶す
る。

このような従来のトレーサ方式では、情報処理装置の障
害を検出するまでメモリへデータの書込みを続けるが、
情報処理装置の障害の中には情報処理装置内の状態が一
定のままで進行しない障害があり、この障害の場合には
メモリへの書込みは停止することなく続行されてしまう
。そのために、タイマを使って情報処理装置内の状態が
一定期間不変であることを検出してはじめて障害と判定
している。タイマを使用して検出する期間は、一般にト
レーサ回路のメモリの全ワードにデータを書込む期間よ
りも艮いため、このような障害を検出した場合にはトレ
ーサ回路のメモリには同じデータしか残らず、この障害
の発生の原因の解明にとって有効となる、この障害の発
生より以前の情報処理装置の内部状態のデータが残らな
いという欠点があった。

−発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、タイマにより検出されるような障害の場
合にもこの障害の発生以前のデータをメモリに残すこと
ができるトレーサ方式の提供を目的とする。

発明の構成 本発明によるトレーサ方式は、情報処理装置の内部状態
を示すデータを記憶し、前記情報処理装置の障害検出に
応答して前記データの記憶動作を停止するトレーサ方式
であって、前記情報処理袋ｆｉ　カラ（７）マイクロ命
令アト・レスが同一アドレスで連続する時、前記連続す
る回数が予め定められた特定値を越えたことを検出する
ことに応答して前記記憶動作を停止するようにしたこと
を特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例を示すブロック図である。図
において、本発明の一実施例のトレーサ回路は、メモリ
１と、データレジスタ２と、比較回路３と、計数回路４
と、検出回路５と、状態保持回路６と、アドレスカウン
タ回路７と、制御回路８とにより構成されている。

第２図は本発明の一実施例を示すより詳細な回路図であ
り、第１図と同等部分には同一符号を付して示している
。第１図と第２図とを用いて、本発明の一実施例の構成
と動作とを詳細に説明する。

メモリ１はマイクロプログラムを記憶した制御記憶（図
示せず）をアクセスするマイクロ命令アドレスと、この
制御記憶を内蔵する情報処理装置（図示せず）の状態を
示す複数ビットのデータとを記憶するのに充分なビット
幅を有し、また、はとｌυどの障害における障害の発生
からその障害の検出までの期間のデータを記憶するのに
充分なワード数を有する。メモリ１にはアドレスカウン
タ回路７から出力されたアドレスで指定されるワードに
、制御回路８がライト指示信号で指示した時にライトデ
ータが書込まれ、また、制御回路８がライト指示信号で
指示しない場合には、アドレスカウンタ回路７から出力
されたアドレスで指定されるワードの内容がメモリ１か
ら読出される。

データレジスタ２はメモリ１に入力されるマイクロ命令
アドレスを入力して、これを保持する。

このデータレジスタ２に保持されたマイク１コ命令アド
レスは、比較回路３に送出される。

比較回路３は比較器３０で構成され、メモリ１に入力さ
れるマイクロ命令アドレスと、データレジスタ２に保持
されたマイクロ命令アドレスとが入力され、これらのア
ドレスの比較を行い、これらのアドレスが一致したとき
一致信号を出力する。

すなわら、メモリ１に前回入力されたアドレスと今回入
力されたアドレスとが一致したとき一致信号を出力する
。

計数回路４はレジスタ４０と＋１７ダー４１とノット回
路４２とにより構成され、レジスタ４０と＋１７ダー４
１とによりカウンタを形成する。

＋１７ダー４１はレジスタ４０の全ビットを入力し、そ
の内容に＋１を加算してレジスタ４０に戻し、また、＋
１の加算の結果最上位ピッ１−からキャリイが出力した
ことを示すキャリイ信号を出力する。レジスタ４０は＋
１７ダー４１の出力を常時セットしており、比較回路３
でアドレスの不一致を検出したとき、この＋１７ダー４
１の出力のセットに優先してレジスタ４０の内容のリセ
ットを行う。

本実施例では、レジスタ４０のビット幅を検出回路５で
検出する特定値のビット幅に合わせているので、＋１７
ダー４１から出力するキャリイ信号は、レジスタ４０と
＋１７ダー４１とにより形成されたカウンタが比較回路
３からの一致信号の出力回数を特定値までカウントし、
この特定値を越えると出力される。すなわち、マイクロ
命令アドレスが同一アドレスで連続して、その回数が特
定値をこえると＋１７ダー４１からキャリイ信号が出力
することとなる。

ノット回路４２は比較回路３からの一致信号を反転して
不一致信号に変え、この不一致信号はカウント値のイニ
シャライズ用としてレジスタ４０のリセット信号に使わ
れ、また、検出回路５へ送出されてカウント値が特定値
以上であることを示すフリップフロップのリセットに使
われる。

検出回路５は１ピツトのフリップフロップ５０で構成さ
れ、フリップフロップ５０は計数回路４からのキャリイ
信号により計数回路４が特定値を越えてカウントを続け
ていることを検出する。また、フリップ７０ツブ５０の
セットは＋１７ダー４１から出力されたキャリイ信号で
行い、フリップフロップ５０のリセットはノット回路４
２から出力された不一致信号で行い、このリセットをセ
ットより優先させる。フリップフロップ５０の負出力は
制御回路８へ送出される。

尚、上述の特定値はメモリ１の全ワード数の　１１／２
の値に設定する。これによりメモリ１の全ワード数の１
／２に障害の発生から障害の検出までの期間のデータを
記憶させることができる。

状態保持回路６はレジスタ６０と、３つのアンド回路６
１と、レジスタ６２と、オア回路６３と、ノット回路６
４とにより構成されている。レジスタ６０は停止条件の
内の有効な条件を指定するマスクデータを格納して、こ
れを保持する。このマスクデータは外部より与えられ、
外部からのマスクセット信号によりレジスタ６０に格納
される。

アンド回路６１はレジスタ６０の３ビツトの出力と、各
ビットが指定する停止条件とをアンドして停止信号を出
力する。この停止条件には情報処理装置内の各種障害の
検出信号を使用する。レジスタ６２はアンド回路６１か
らの停止信号を入力し、この停止信号を格納して、これ
を保持し、また、外部からの動作開始信号によりリセッ
トされ、保持している停止信号をイニシャライズする。

オア回路６３はレジスタ６２の３ビツトの停止信号と、
外部からの強制停止信号とをオアする。

これらの信号はいずれもメモリ１へのデータの書込みが
停止状態であることを示す。ノット回路６４はオア回路
６３からの出力を反転して、メモリ１へのデータの書込
みが稼働状態であることを示す信号を出力する。この信
号はレジスタ６２に停止信号をセットするセット信号と
して使用される。

アドレスカウンタ回路７はレジスタ７０と＋１７ダー７
１とアダー７２と切替器７３とにより構成されている。

レジスタ７０と＋１７ダー７１とでメモリ１のライトア
ドレスを作成するカウンタを形成する。＋１７ダー７１
はレジスタ７ｏの仝ピッＩ−を入力し、この入力内容に
＋１を加算してレジスタ７０に戻し、レジスタ７０では
制御回路８からの信号をセット信号として＋１７ダー７
１からの出力をセットする。ざらに、レジスタ７０はそ
の内容をアダー７２と切替器７３とに出力する。

アダー７２はレジスタ７０のライトアドレスと外部から
の減算用データとを入力し、このライトアドレスから減
算用データを減算して減算結果を出力し、メモリ１用の
リードアドレスとして、固定したライトアドレスからの
相対アドレスを作ることに使用される。切替器７３はレ
ジスタ７０のライトアドレスとアダー７２から出力され
るリードアドレスとを状態保持回路６からの出力信号に
より切替える。この出力信号が「１」のとき、すなわち
メモリ１へのデータの書込みが稼動状態であることを示
すときは、切替器７３がレジスタ７０のライトアドレス
を選択し、「Ｏ」のときはアダー７２のリードアドレス
を選択する。

制御回路８はアンド回路８０で構成される。アンド回路
８０は検出回路５からの信号と状態保持回路６からの信
号とをアンドして、メモリ１へのデータの書込みが可能
な状態で−あり、かつ３１数回路４でのカウント値が特
定値以上でないことを示す信号を作り、この信号により
アドレスカウンタ回路７のライトアドレス用カウンタの
更新とメモリ１へのライト指示とを行う。検出回路５′
からの信号が計数回路４でのカウント値が特定値を越え
たことを示す負出力であるとき、または、状態保持回路
６からの信号が情報処理装置の障害による停止信号を示
すときには、制御回路８からの信号によりアドレスカウ
ンタ回路７のライトアドレス用カウンタの更新とメモリ
１へのライト指示との停止を行う。

このように、メモリ１に書込まれる情報処理装置からの
データの中からマイクロ命令アドレスを取出し、このマ
イクロ命令アドレスが同一アドレスで連続する場合にこ
の連続する回数をカウントし、そのカウント値が特定値
を越えた時点でメモリ１へのデータの書込みを停止する
ことにより、タイマにより検出されるような障害の場合
にもこの障害の発生以前のデータをメモリに残すことが
できる。

１１と弧里 以上説明したように本発明によれば、マイクロ命令アド
レスが同一アドレスで連続する場合に、この連続する回
数が特定値を越えた時点でメモリへの書込みを停止する
ことにより、タイマにより検出されるような障害の場合
にもこの障害の発生以前のデータをメモリに残すことが
できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明の一実施例を示すより詳細な回路図である。 主要部分の符号の説明 ２・・・・・・データレジスタ ３・・・・・・比較回路 ４・・・・・・計数回路 ５・・・・・・検出回路 ８・・・・・・制御回路

Claims (1)

【特許請求の範囲】
1. 情報処理装置の内部状態を示すデータを記憶し、前記情
   報処理装置の障害検出に応答して前記データの記憶動作
   を停止するトレーサ方式であって、前記情報処理装置か
   らのマイクロ命令アドレスが同一アドレスで連続する時
   、前記連続する回数が予め定められた特定値を越えたこ
   とを検出することに応答して前記記憶動作を停止するよ
   うにしたことを特徴とするトレーサ方式。