JPS62274780A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62274780A JPS62274780A JP11946886A JP11946886A JPS62274780A JP S62274780 A JPS62274780 A JP S62274780A JP 11946886 A JP11946886 A JP 11946886A JP 11946886 A JP11946886 A JP 11946886A JP S62274780 A JPS62274780 A JP S62274780A
- Authority
- JP
- Japan
- Prior art keywords
- type
- drain region
- source region
- region
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 14
- 230000000694 effects Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 25
- 230000002411 adverse Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は半導体装置に関する。
周知のように半導体集積回路はＬＳＩ化され、それを構
成する半導体素子は益々微細化が要求されている。微細
化に伴なう色々な問題のうち代表的なものとしてＭＯ８
半導体素子の短チャンネル化による短チャンネル効果が
ある。
成する半導体素子は益々微細化が要求されている。微細
化に伴なう色々な問題のうち代表的なものとしてＭＯ８
半導体素子の短チャンネル化による短チャンネル効果が
ある。
特にＰチャンネルＭＯ８トランジスタのソース及びドレ
イン領域となるＰ型拡散層はＮチャンネルＭＯＳトラン
ジスタのソースおよびドレイン領域となるＮ型拡散層に
比べ高熱処塩工程による拡散の横広がりが大きくなるこ
とは、周知の通りである。又、ＰチャンネルＭＯ８ト９
ンジスタ形成領域のＮ型基板不純物濃度が低い場合はこ
の横広がりも大きくなることも良く知られている。
イン領域となるＰ型拡散層はＮチャンネルＭＯＳトラン
ジスタのソースおよびドレイン領域となるＮ型拡散層に
比べ高熱処塩工程による拡散の横広がりが大きくなるこ
とは、周知の通りである。又、ＰチャンネルＭＯ８ト９
ンジスタ形成領域のＮ型基板不純物濃度が低い場合はこ
の横広がりも大きくなることも良く知られている。
従来この横広がりが原因でソース領域とドレイン領域間
がパンチスルーを起したシ、シきい値電圧全変動させる
等電気的特性を不安定にすることが多い。従って短チャ
ンネル化が要求される昨今では上記横広がりが、重要な
問題となる。
がパンチスルーを起したシ、シきい値電圧全変動させる
等電気的特性を不安定にすることが多い。従って短チャ
ンネル化が要求される昨今では上記横広がりが、重要な
問題となる。
これ全解消する手段としてソース・ドレイン領域にイオ
ン注入する際、イオン注入量を少くしたり、イオン注入
加速電圧を下げる方法等があるが、イオン注入ｉを少く
することによシンース・）−Ｌ／イン領域の層抵抗が高
くな）ＭＯＳトランジスタの飽和電流が小さくなる等電
気的特性に悪影響を及ぼす新たな問題が生じる。又加速
電圧を下げる方法も装置上の限界が３０Ｋｅｙ程度と装
置にょシ制限される場合が多い。
ン注入する際、イオン注入量を少くしたり、イオン注入
加速電圧を下げる方法等があるが、イオン注入ｉを少く
することによシンース・）−Ｌ／イン領域の層抵抗が高
くな）ＭＯＳトランジスタの飽和電流が小さくなる等電
気的特性に悪影響を及ぼす新たな問題が生じる。又加速
電圧を下げる方法も装置上の限界が３０Ｋｅｙ程度と装
置にょシ制限される場合が多い。
他に熱処理低温化等の方法もあるが、ゲート電極を覆う
層間膜にＰＳＧ膜を使用することがら平坦化重要視のた
め９５０’Ｃ以下の低温化は不可能であシ、たとえ低温
化し九としても層間膜上層の配線が断線する等信頼性上
の問題をひき起す場合が多い。
層間膜にＰＳＧ膜を使用することがら平坦化重要視のた
め９５０’Ｃ以下の低温化は不可能であシ、たとえ低温
化し九としても層間膜上層の配線が断線する等信頼性上
の問題をひき起す場合が多い。
従って従来は、第３図に示すように、ＰチャンネルＭＯ
８トランジスタ１ｏの場合は素子形成領域にＮ型半導体
基板１またはＮ型エピタキシャル層に不純物濃度の高い
Ｎ＋型ウェル層９を形成してＰ型拡散層からなるソース
領域３Ａとドレイン領域３Ｂの横広がりを抑制する方法
が用いられていた。
８トランジスタ１ｏの場合は素子形成領域にＮ型半導体
基板１またはＮ型エピタキシャル層に不純物濃度の高い
Ｎ＋型ウェル層９を形成してＰ型拡散層からなるソース
領域３Ａとドレイン領域３Ｂの横広がりを抑制する方法
が用いられていた。
また第４図に示すように、ＮチャンネルＭＯＳトランジ
スタ２０についても同様に、不純物濃度の高いＰ 型ウ
ェル層１１を形成してＮ型拡散層からなるソース領域７
Ａとドレイン領域７Ｂの横広がシを抑制する方法が用い
られていた。
スタ２０についても同様に、不純物濃度の高いＰ 型ウ
ェル層１１を形成してＮ型拡散層からなるソース領域７
Ａとドレイン領域７Ｂの横広がシを抑制する方法が用い
られていた。
上述した従来構造を有する半導体装置においては、しき
い値電圧の高い側で使用する素子では、短チャンネル効
果を抑制することが出来るがしきい値電圧の低い側で使
用する素子ではＮ＋型ウェル層９−！たはＰ＋型ウェル
層１１の表面不純物濃度を低くしなければならず、ソー
ス・ドレイン領域の浅い部分での拡散横広がシを抑制す
ることは困難であった。
い値電圧の高い側で使用する素子では、短チャンネル効
果を抑制することが出来るがしきい値電圧の低い側で使
用する素子ではＮ＋型ウェル層９−！たはＰ＋型ウェル
層１１の表面不純物濃度を低くしなければならず、ソー
ス・ドレイン領域の浅い部分での拡散横広がシを抑制す
ることは困難であった。
又、各ウェル層の不純物濃度を高くすることでバックゲ
ート特性が悪化し電気的特性に悪影響を及はす問題点も
あった。
ート特性が悪化し電気的特性に悪影響を及はす問題点も
あった。
本発明の目的は、ソース領域及びドレイン領域の横広が
りを抑制し短チャンネル効果を軽減すると共にバックゲ
ート特性の向上した半導体装置を提供することにある。
りを抑制し短チャンネル効果を軽減すると共にバックゲ
ート特性の向上した半導体装置を提供することにある。
本発明の半導体装置は、半導体基板上に形成された一導
電型不純物層からなるソース領域及びドレイン領域と、
このソース領域及びドレイン領域間上に形成されたゲー
ト酸化膜と、ゲート酸化膜上く形成されたゲート電極と
からなるＭＯＳ トランジスタを有する半導体装置であ
って、前記ソース領域及びドレイン領域はそれぞれ別の
逆導電型の高濃度不純物層島内に形成されているもので
ある。
電型不純物層からなるソース領域及びドレイン領域と、
このソース領域及びドレイン領域間上に形成されたゲー
ト酸化膜と、ゲート酸化膜上く形成されたゲート電極と
からなるＭＯＳ トランジスタを有する半導体装置であ
って、前記ソース領域及びドレイン領域はそれぞれ別の
逆導電型の高濃度不純物層島内に形成されているもので
ある。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例の断面図であシ、本発明
をＰチャンネルＭＯ８ト、２ンジスタに適用した場合を
示している。
をＰチャンネルＭＯ８ト、２ンジスタに適用した場合を
示している。
第１図においてＰチャンネルＭＯ８トランジスタ１０は
、Ｎ型半尋体基板１上に形成されたＰ型不純物層からな
るソース領域３Ａ、 ドレイン領域３Ｂ、ゲート酸化
膜４及びゲート電極５とから構成されている。そし１、
特にソース領域３Ａとドレイン領域３Ｂとはそれぞれ別
の虻型拡散層島２内に形成されている。
、Ｎ型半尋体基板１上に形成されたＰ型不純物層からな
るソース領域３Ａ、 ドレイン領域３Ｂ、ゲート酸化
膜４及びゲート電極５とから構成されている。そし１、
特にソース領域３Ａとドレイン領域３Ｂとはそれぞれ別
の虻型拡散層島２内に形成されている。
このよりに構成された本実施例においては、ソース領域
３人及びドレイン領域３Ｂの浅い部分での拡散横広がり
は、深い部分と同じになシ、かつ第３図に示した従来の
構造の横広がシよりも小さくすることができる。従って
短チャンネル効果を大幅に改善することができる。また
、従来構造におけるＮ＋型ウェル層が不要となるためバ
ックゲート特性等も改善される。
３人及びドレイン領域３Ｂの浅い部分での拡散横広がり
は、深い部分と同じになシ、かつ第３図に示した従来の
構造の横広がシよりも小さくすることができる。従って
短チャンネル効果を大幅に改善することができる。また
、従来構造におけるＮ＋型ウェル層が不要となるためバ
ックゲート特性等も改善される。
合を示している。
この第２の実施例においても、ＮチャンネルＭＯＳトラ
ンジスタ２０を構成するＮ型不純物層からなるソース領
域７Ａ及びドレイン領域７Ｂは、Ｐ型ウェル層８中に設
けられたＰ＋型拡散１島６内に形成されているため、第
１図の場合と同様に横広が９は小さくなる。
ンジスタ２０を構成するＮ型不純物層からなるソース領
域７Ａ及びドレイン領域７Ｂは、Ｐ型ウェル層８中に設
けられたＰ＋型拡散１島６内に形成されているため、第
１図の場合と同様に横広が９は小さくなる。
以上説明したように本発明は、−４電型のソース領域及
びドレイン領域をそれぞれ別の逆導電型の高濃度不純物
層島内に形成することによシ、半導体装置の短チャンネ
ル効果を軽減し、バックゲート特性を向上させうる効果
がある。
びドレイン領域をそれぞれ別の逆導電型の高濃度不純物
層島内に形成することによシ、半導体装置の短チャンネ
ル効果を軽減し、バックゲート特性を向上させうる効果
がある。
第１図及び第２図は本発明の第１及び第２の実施例の断
面図、第３図及び第４図は従来の半導体装置の断面図で
ある。 １・・Ｎ型半導体基板、２・・−Ｎ＋型拡散層島、３Ａ
・・・ソース領域、３Ｂ・・・ドレイン領域、４・・・
ゲート酸化膜、５・・ゲート電極、６・・戸型拡散層島
、７人・・・ソース領域、７Ｂ・・・ドレイン領域、８
・・・Ｐ型ウェル層、９・・Ｎ＋型タウエル層１０・・
・ＰチャンネルＭＯ８トランジスタ、１１・・・Ｐ十型
ウェル層、 ２０・・・ＮチャンネルＭＯ８トランジ
スタ。 予１図 Ｚ１
面図、第３図及び第４図は従来の半導体装置の断面図で
ある。 １・・Ｎ型半導体基板、２・・−Ｎ＋型拡散層島、３Ａ
・・・ソース領域、３Ｂ・・・ドレイン領域、４・・・
ゲート酸化膜、５・・ゲート電極、６・・戸型拡散層島
、７人・・・ソース領域、７Ｂ・・・ドレイン領域、８
・・・Ｐ型ウェル層、９・・Ｎ＋型タウエル層１０・・
・ＰチャンネルＭＯ８トランジスタ、１１・・・Ｐ十型
ウェル層、 ２０・・・ＮチャンネルＭＯ８トランジ
スタ。 予１図 Ｚ１
Claims (1)
- 半導体基板上に形成された一導電型不純物層からなるソ
ース領域及びドレイン領域と、該ソース領域及びドレイ
ン領域間上に形成されたゲート酸化膜と、該ゲート酸化
膜上に形成されたゲート電極とからなるＭＯＳトランジ
スタを有する半導体装置において、前記ソース領域及び
ドレイン領域はそれぞれ別の逆導電型の高濃度不純物層
島内に形成されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11946886A JPS62274780A (ja) | 1986-05-23 | 1986-05-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11946886A JPS62274780A (ja) | 1986-05-23 | 1986-05-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62274780A true JPS62274780A (ja) | 1987-11-28 |
Family
ID=14762074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11946886A Pending JPS62274780A (ja) | 1986-05-23 | 1986-05-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62274780A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4949136A (en) * | 1988-06-09 | 1990-08-14 | University Of Connecticut | Submicron lightly doped field effect transistors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5626471A (en) * | 1979-08-10 | 1981-03-14 | Matsushita Electric Ind Co Ltd | Mos type semiconductor device |
-
1986
- 1986-05-23 JP JP11946886A patent/JPS62274780A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5626471A (en) * | 1979-08-10 | 1981-03-14 | Matsushita Electric Ind Co Ltd | Mos type semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4949136A (en) * | 1988-06-09 | 1990-08-14 | University Of Connecticut | Submicron lightly doped field effect transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US5548143A (en) | Metal oxide semiconductor transistor and a method for manufacturing the same | |
| US4924277A (en) | MIS transistor device | |
| KR910002037B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5936287A (en) | Nitrogenated gate structure for improved transistor performance and method for making same | |
| JPS6055665A (ja) | 半導体装置の製造方法 | |
| JPH0730107A (ja) | 高耐圧トランジスタ及びその製造方法 | |
| US5623154A (en) | Semiconductor device having triple diffusion | |
| US6635925B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4800566B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0237777A (ja) | 縦型電界効果トランジスタ | |
| JPH04127540A (ja) | 絶縁ゲート電界効果トランジスタ | |
| US6507058B1 (en) | Low threshold compact MOS device with channel region formed by outdiffusion of two regions and method of making same | |
| JPS6251216A (ja) | 半導体装置の製造方法 | |
| JP2007013025A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP3468621B2 (ja) | 半導体装置およびその製法 | |
| JPS60175458A (ja) | 半導体装置及びその製造方法 | |
| JP2917301B2 (ja) | 半導体装置及びその製造方法 | |
| EP1225627A2 (en) | Semiconductor integrated circuit device and manufacture method therefor | |
| JPS60241259A (ja) | リ−ド・オンリ−・メモリの製造方法 | |
| JPH0344075A (ja) | 半導体装置の製造方法 | |
| JPH0461269A (ja) | 半導体装置 | |
| JPH11224945A (ja) | 半導体装置 | |
| JPH0377377A (ja) | 半導体装置の製造方法 | |
| JPH0346272A (ja) | 半導体装置の製造方法 |