JPS62281331A - エツチング方法 - Google Patents

エツチング方法

Info

Publication number
JPS62281331A
JPS62281331A JP61124123A JP12412386A JPS62281331A JP S62281331 A JPS62281331 A JP S62281331A JP 61124123 A JP61124123 A JP 61124123A JP 12412386 A JP12412386 A JP 12412386A JP S62281331 A JPS62281331 A JP S62281331A
Authority
JP
Japan
Prior art keywords
substrate
resist pattern
aluminium alloy
alloy layer
corrosion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61124123A
Other languages
English (en)
Other versions
JPH057862B2 (ja
Inventor
Moritaka Nakamura
守孝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61124123A priority Critical patent/JPS62281331A/ja
Priority to DE3752290T priority patent/DE3752290T2/de
Priority to EP87107743A priority patent/EP0247603B1/en
Priority to KR1019870005360A priority patent/KR900004053B1/ko
Priority to KR1019870005360A priority patent/KR870011678A/ko
Publication of JPS62281331A publication Critical patent/JPS62281331A/ja
Publication of JPH057862B2 publication Critical patent/JPH057862B2/ja
Priority to US08/839,371 priority patent/US6184148B1/en
Priority to US09/639,113 priority patent/US6486073B1/en
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/27—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers
    • H10P70/273—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers the processing being a delineation of conductive layers, e.g. by RIE
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
    • H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔概要］ アルミニウム（Ａ１）合金層、例えばアルミニウム銅（
ＡＩ−Ｃｕ）合金層のパターニングに際し、通常Ａｔ単
体のときと同様に塩素（Ｃ，ｌ）系ガスを用いたドライ
エツチングを行うが、このときＣｕＸＣ１ｙＯ形で塩素
分が残りその除去が困難であり、Ａｌ−Ｃｕ合金層のコ
ロ−ジョン（腐食）が発生する。その抑止のため、Ａｌ
−Ｃｕ層のドライエツチング後、１００℃以上の高温で
活性種を導入してレジストパターンをアッシング（灰化
）する方法を提起する。
〔産業上の利用分野〕
本発明はコロ−ジョンの発生を抑制した、Ａ１合金層、
例えばＡｌ−Ｃｕ合金層のエツチング（パターニング）
方法に関する。
一般に半導体デバイスの配線層には１１層、または珪素
（Ｓｉ）を数％混入したＡｌ−３Ａ合金層が用いられて
いるが、エレクトロマイグレーションにより配線層が消
滅することがある。
これを抑止するため、バイポーラデバイス、とくに高速
ロジック用大電流デバイスの配線層に、Ｃｕを２〜４％
混入したＡｌ−Ｃｕ合金層が用いられるようになった。
〔従来の技術〕
ＣＩ系ガスを用いたＡｌ、またはその合金のドライエツ
チングにおいて、残留塩素分によるＡＩ、またはその合
金のコロ−ジョンが問題となっている。
つぎに、参考のためにコロ−ジョンの発生機構を考える
。
いま、エツチングガスのプラズマにより生成した塩素ラ
ジカルをＣＩ７で表すと、次式のように、Ａ１はＣＩ”
と反応してＡＩＣｈ　、あるいは４１ｚＣ１６となって
昇華することによりエツチングは進む。
Ａｌ＋Ｃビ　−ＡｌＣｌ３　↑、　　ＡＩＺＣ１６↑。
このとき生じたＡＩＣｈ等がエツチングされた４１層の
側壁やレジスト表面に付着したまま大気中に取り出され
ると、大気中の水分と反応しての次式ように塩酸（ＨＣ
Ｉ）等を生じる。
ＡｌＣｌ：Ｉ　＋　Ｈ２Ｏ＝　ＩＩｃＩ、　　ＡＩ（Ｏ
Ｈ）ｔ。
そうすると、次式のようにＨＣＩ　はＡＩと反応して、
またＡｌＣｌ３を生ずる。
ＡＩ　＋　ＨＣＩ　＝　ＡｌＣ１１＋　Ｈｚ↑。
このようにして反応は循環的に繰り返して行ゎれ、コロ
−ジョンは際限なく進行してゆく。
そのため、通常のＡ１、Ａｌ−５ｉ合金、アルミニウム
チタン（ＡＩ−Ｔｉ）合金では、これらのドライエツチ
ング後、らぎのような対策を行っている。
■　エツチング後、真空を破らないでレジストを剥離す
る。
とくに、酸素（０□）と四弗化炭素（ＣＦ、、）を用い
たμ波ダウンフローアッシングが有効である。
これは、プラズマ発生室でμ波によりＱ、＋　ＣＦ４゜
のプラズマをつくり、活性種を試料室に導入してアッシ
ングを行うもので、試料室には通常のりアクティブイオ
ンエツチング（ＲＩＥ）のようにイオンや電子を含まな
い。従って被エツチング物のこれらの衝撃による損傷が
なく、純粋に活性種によるアッシングのみが行われる。
■　熱窒素（Ｈｏｔ　Ｎｚ）でブローした後、水洗する
。
■　水洗後、０□中で３５０’Ｃでヘーキングする。
■　ＣＦ４　、ＳＦ４、ＣＨＦ１等の弗素系ガスでプラ
ズマ処理をする。
この場合は、弗素プラズマにより生した弗素ラジカル（
ヒ）がＣＩと置換し、４１表面に安定なＡＩＦが生成す
る。
ＡＩＦはＡｌＦ３の完全な形になるまで反応が進まない
途中の組成でも、水分と反応しない。
■　Ｈ２でプラズマ処理をする。
以上のような処理により、安定してコロ−ジョンを防ぐ
ことができる。
しかしながら、Ａｌ−Ｃｕ合金、Ａｌ−Ｃｕ−３ｉ合金
等のエツチングではＣｕＸＣＩＹの形で塩素分が残り、
その除去が困難で、上記の処理を行ってもコロ−ジョン
が発生することがあった。
〔発明が解決しようとする問題点〕
エレクトロマイグレーション防止のためにＣｕ等の重金
属を少量混合したＡＩ合金のエツチングでは塩素分の除
去が困難で、コロ−ジョンが発生することがあった。
〔問題点を解決するための手段〕
第１図（１）〜（３）は本発明を工程順に説明する基板
断面図である。
上記問題点の解決は、基板１上にアルミニウム合金層２
を被着し、その上にレジストパターン３を形成し、該レ
ジストパターン３をマスクにして該アルミニウム合金層
２をエツチングして該アルミニウム合金層のパターン２
Ａを形成し、該基板１を１００℃以上に加熱しながら活
性種を導入して該レジストパターン３をアッシングする
本発明によるエツチング方法により達成される。
〔作用〕
本発明者は、前記のコロ−ジョン防止のため種々な方法
を実験したが、本発明の方法がとくに顕著な効果がある
ことを見出した。
すなわち、重金属を少量混合したＡＩ合金、例えばＡｌ
−Ｃｕ合金をパターニングする際、エツチング後、基板
を１００°Ｃ以上に加熱しながらμ波ダウンフローアッ
シングを行ってレジストを除去すると、残留塩素分が極
めて少なくなることを螢光Ｘ線測定を用いて確かめ、か
つコロ−ジョンが発生しないことを実験的に確かめた。
これは、アッシング時に基板加熱により活性種とＣｕ、
Ｃ１，の反応が促進されるためであると考えられる。
〔実施例〕
本発明の実施例を第１図を用いて説明する。
第１図（１）において、基板１として表面に燐珪酸ガラ
ス（ＰＳＧ）層等の絶縁層を被着した珪素（Ｓｉ）基板
を用い、この上にＡ１合金層２として厚さ８０００人の
ＡＩ−Ｃｕ（４％）層をスパッタ法で被着し、この上に
通常のりソグラフィを用いてレジストパターン３を形成
する。
第１図（２）において、ＲＩＥ法によりレジストパター
ン３をマスクにしてＡ１合金層２をバターニングしてＡ
１合金層のパターン２Ａを形成する。
ＲＩＥは、エツチングガスとしてＣ１□（２４ＳＣＣ門
）、ＳｉＳｉＣ１ｔ（４０ＳＣＣを用い、これを０．０
２Ｔｏｒｒに′減圧して周波数１３．５６ＭＨｚの電力
を２５０Ｗ　５分間印加して行った。
第１図（３）において、基板１を真空を破らないで搬送
してμ波ダウンフローアフシャ中に置き、基板温度を□
種々変えてアッシングした。
アッシングは、反応ガスとしてＣＦ４．（１００ＳＣＣ
Ｍ）、（ｈ　（１５００ＳＣＣＭ）を用い、これをｌ　
Ｔｏｒｒに減圧して周波数２．４５Ｇ）ｌｚのμ波型力
を１にＷ２分間印加して行った。
この後、基板１を大気中に取り出し、２日間放置してコ
ロ−ジョンの発生を観察した。
また、螢光Ｘ線分析で残留塩素量を測定した。
これらの結果をつぎに示す。
（ａｌ　　基板温度（°Ｃ） （ｂｌ　　コロ−ジョン発生のを無 （Ｃ）　　残留塩素量（ｃｐｓ、　ｃｏｕｎｔ　ｐｅｒ
　ｓｅｃ、）とすると、 （ｂｌ　　　あり　　あり　なし　　なし　なしＦＣｌ
　　　１４１．１　１２２．２　２１．４　１１．６　
　９．５上記の結果より、基板温度が１００℃を越える
と急激に残留塩素量が減少し、コロ−ジョンの発生は認
められなくなる。
残留塩素量は基板温度の上昇とともに減少するが、基板
温度は２００℃を越えるとＡＩの変質が問題となるため
高々３００℃以下にする必要がある。
従って、基板温度の最適範囲は１００〜２００℃である
。
つぎに、アッシング装置の概略を説明する。
第２図はアッシングに使用するμ被プラズマ処理装置の
一例を示す断面図である。
この例はμ波透過窓を電場に垂直方向に設けたタイプの
ものである。
図において、２１は導波管、２２は従来の手段によって
発生され矢印方向に進むμ波、２３は石英、またはセラ
ミックよりなるμ波透過窓、２４は被処理基板、２５は
被処理基板を載置するステージ、２６は従来の排気系く
図示しない）に接続された排気口、２７は処理用の反応
（エツチング）ガス！入口、２８は孔開き金属板、２９
はプラズマ発生室、３０は試料室である。
この場合、μ波透過窓は電場に垂直に設けられているた
め、μ波は、そのモードが乱れることなくプラズマ発生
室２９内に効率よ（吸収され、ここにガス導入口２７よ
り導入されたＣＦ４．＋Ｏ□のプラズマを発生し、活性
種は孔開き金属板２８の孔を通って基板上にダウンフロ
ーして、基板上に被着されたレジストパターンをアッシ
ングする。
ステージ２５はヒータ、温度計を内臓郡しており、ステ
ージを温度調節して所望の基板温度を得ることができる
。
〔発明の効果〕
以上詳細に説明したように本発明によれば、エレクトロ
マイグレーション防止のための配線層であるＡｌ−Ｃｕ
層等のＡ１合金層のエツチングにおいて、残留塩素量を
除去し、配線層にコロ−ジョンが発生することを抑止す
る。
【図面の簡単な説明】
第１図（１）〜（３）は本発明を工程順に説明する基板
断面図、 第２図はアッシングに使用するμ波プラズマ処理装置の
一例を示す断面図である。 図において、 １は基板、 ２はＡ１合金層でＡｌ−Ｃｕ層、 ２ＡはＡ１合金層のパターン、 ３レジストパターン 第　　１　　図

Claims (1)

    【特許請求の範囲】
  1. 基板（１）上にアルミニウム合金層（２）を被着し、そ
    の上にレジストパターン（３）を形成し、該レジストパ
    ターン（３）をマスクにして該アルミニウム合金層（２
    ）をエッチングして該アルミニウム合金層のパターン（
    ２Ａ）を形成し、該基板（１）を１００℃以上に加熱し
    ながら活性種を導入して該レジストパターン（３）をア
    ッシングすることを特徴とするエッチング方法。
JP61124123A 1986-05-29 1986-05-29 エツチング方法 Granted JPS62281331A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP61124123A JPS62281331A (ja) 1986-05-29 1986-05-29 エツチング方法
DE3752290T DE3752290T2 (de) 1986-05-29 1987-05-27 Eine Methode, um einen Photolack von einer Aluminiumlegierung zu entfernen
EP87107743A EP0247603B1 (en) 1986-05-29 1987-05-27 A method for stripping a photo resist on an aluminium alloy
KR1019870005360A KR900004053B1 (ko) 1986-05-29 1987-05-29 알미늄 합금상의 포토레지스트 박리 방법
KR1019870005360A KR870011678A (ko) 1986-05-29 1987-05-29 알미늄 합금상의 포토레지스트 박리 방법
US08/839,371 US6184148B1 (en) 1986-05-29 1997-04-18 Method for stripping a photo resist on an aluminum alloy
US09/639,113 US6486073B1 (en) 1986-05-29 2000-08-16 Method for stripping a photo resist on an aluminum alloy

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61124123A JPS62281331A (ja) 1986-05-29 1986-05-29 エツチング方法

Publications (2)

Publication Number Publication Date
JPS62281331A true JPS62281331A (ja) 1987-12-07
JPH057862B2 JPH057862B2 (ja) 1993-01-29

Family

ID=14877494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61124123A Granted JPS62281331A (ja) 1986-05-29 1986-05-29 エツチング方法

Country Status (5)

Country Link
US (2) US6184148B1 (ja)
EP (1) EP0247603B1 (ja)
JP (1) JPS62281331A (ja)
KR (2) KR870011678A (ja)
DE (1) DE3752290T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02203528A (ja) * 1989-02-01 1990-08-13 Hitachi Ltd 試料後処理方法と装置
JPH04165619A (ja) * 1990-10-30 1992-06-11 Nec Corp Ａｌ合金の腐食防止法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077788A (en) * 1989-02-27 2000-06-20 Hitachi, Ltd. Method and apparatus for processing samples
US6989228B2 (en) 1989-02-27 2006-01-24 Hitachi, Ltd Method and apparatus for processing samples
US5868854A (en) * 1989-02-27 1999-02-09 Hitachi, Ltd. Method and apparatus for processing samples
EP0416774B1 (en) 1989-08-28 2000-11-15 Hitachi, Ltd. A method of treating a sample of aluminium-containing material
JPH0464234A (ja) * 1990-07-04 1992-02-28 Mitsubishi Electric Corp 配線パターンの形成方法
EP0709877A4 (en) * 1993-05-20 1997-11-26 Hitachi Ltd METHOD FOR PLASMA TREATMENT
US5382316A (en) * 1993-10-29 1995-01-17 Applied Materials, Inc. Process for simultaneous removal of photoresist and polysilicon/polycide etch residues from an integrated circuit structure
FR2720855B1 (fr) * 1993-12-28 1998-03-27 Fujitsu Ltd Procédé de fabrication de fispositifs à semiconducteurs dotés d'un câblage en aluminium par exposition du substrat à une solution réactive.
US6060397A (en) * 1995-07-14 2000-05-09 Applied Materials, Inc. Gas chemistry for improved in-situ cleaning of residue for a CVD apparatus
US6080270A (en) * 1997-07-14 2000-06-27 Lam Research Corporation Compact microwave downstream plasma system
US6451217B1 (en) * 1998-06-09 2002-09-17 Speedfam-Ipec Co., Ltd. Wafer etching method
JP3170783B2 (ja) * 1998-07-09 2001-05-28 日本電気株式会社 半導体装置の配線形成方法及び製造装置
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6660646B1 (en) * 2000-09-21 2003-12-09 Northrop Grumman Corporation Method for plasma hardening photoresist in etching of semiconductor and superconductor films
US20020142612A1 (en) * 2001-03-30 2002-10-03 Han-Ming Wu Shielding plate in plasma for uniformity improvement
KR100928098B1 (ko) * 2002-12-24 2009-11-24 동부일렉트로닉스 주식회사 산화막을 이용한 메탈라인 형성방법
US20070186953A1 (en) * 2004-07-12 2007-08-16 Savas Stephen E Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing
KR100734778B1 (ko) 2005-08-25 2007-07-03 세메스 주식회사 플라즈마를 이용한 기판 처리 장치 및 방법
US20080061112A1 (en) * 2006-09-07 2008-03-13 Shih-Ju Liang Method for soldering charge coupled device and tooling thereof
CN102226635B (zh) * 2011-06-09 2013-02-27 四川宏普微波科技有限公司 一种微波连续冻干装置
CN102929110B (zh) * 2012-11-06 2014-03-19 中国科学院微电子研究所 一种微波激发的超临界干燥装置及方法
US10866516B2 (en) 2016-08-05 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-compound-removing solvent and method in lithography

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53112065A (en) * 1977-03-11 1978-09-30 Toshiba Corp Removing method of high molecular compound
JPS5655050A (en) * 1979-10-11 1981-05-15 Fujitsu Ltd Manufacture of semiconductor device
JPS59210644A (ja) * 1983-05-16 1984-11-29 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS61110781A (ja) * 1984-11-02 1986-05-29 アーリコン‐バールル・ユー・エス・エイ・インコーポレーテツド ソリツドステーツ半導体デイバイスの製作におけるアルミニウムの腐食抑制法及び該デイバイスの製造法
JPS6258636A (ja) * 1985-09-09 1987-03-14 Nippon Telegr & Teleph Corp <Ntt> ドライエツチング方法および装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4183781A (en) * 1978-09-25 1980-01-15 International Business Machines Corporation Stabilization process for aluminum microcircuits which have been reactive-ion etched
JPS57170534A (en) * 1981-04-15 1982-10-20 Hitachi Ltd Dry etching method for aluminum and aluminum alloy
US4370195A (en) * 1982-03-25 1983-01-25 Rca Corporation Removal of plasma etching residues
US4718976A (en) * 1982-03-31 1988-01-12 Fujitsu Limited Process and apparatus for plasma treatment
JPS593927A (ja) 1982-06-29 1984-01-10 Fujitsu Ltd 薄膜のエツチング方法
JPS59186326A (ja) 1983-04-06 1984-10-23 Hitachi Ltd プラズマ処理装置
JPS6016424A (ja) * 1983-07-08 1985-01-28 Fujitsu Ltd マイクロ波プラズマ処理方法及びその装置
JPS6130036A (ja) * 1984-07-23 1986-02-12 Fujitsu Ltd マイクロ波プラズマ処理装置
US4631105A (en) * 1985-04-22 1986-12-23 Branson International Plasma Corporation Plasma etching apparatus
US4699689A (en) * 1985-05-17 1987-10-13 Emergent Technologies Corporation Method and apparatus for dry processing of substrates
US4632719A (en) * 1985-09-18 1986-12-30 Varian Associates, Inc. Semiconductor etching apparatus with magnetic array and vertical shield
US4662977A (en) * 1986-05-05 1987-05-05 University Patents, Inc. Neutral particle surface alteration

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53112065A (en) * 1977-03-11 1978-09-30 Toshiba Corp Removing method of high molecular compound
JPS5655050A (en) * 1979-10-11 1981-05-15 Fujitsu Ltd Manufacture of semiconductor device
JPS59210644A (ja) * 1983-05-16 1984-11-29 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS61110781A (ja) * 1984-11-02 1986-05-29 アーリコン‐バールル・ユー・エス・エイ・インコーポレーテツド ソリツドステーツ半導体デイバイスの製作におけるアルミニウムの腐食抑制法及び該デイバイスの製造法
JPS6258636A (ja) * 1985-09-09 1987-03-14 Nippon Telegr & Teleph Corp <Ntt> ドライエツチング方法および装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02203528A (ja) * 1989-02-01 1990-08-13 Hitachi Ltd 試料後処理方法と装置
JPH04165619A (ja) * 1990-10-30 1992-06-11 Nec Corp Ａｌ合金の腐食防止法

Also Published As

Publication number Publication date
KR900004053B1 (ko) 1990-06-09
DE3752290D1 (de) 1999-09-30
EP0247603B1 (en) 1999-08-25
US6486073B1 (en) 2002-11-26
KR870011678A (ko) 1987-12-26
EP0247603A2 (en) 1987-12-02
DE3752290T2 (de) 2000-01-27
EP0247603A3 (en) 1988-07-20
JPH057862B2 (ja) 1993-01-29
US6184148B1 (en) 2001-02-06

Similar Documents

Publication Publication Date Title
KR900004053B1 (ko) 알미늄 합금상의 포토레지스트 박리 방법
KR950010044B1 (ko) 반도체 집적회로의 제조방법 및 그에 사용된 제조장치
EP0416774B1 (en) A method of treating a sample of aluminium-containing material
JP2674488B2 (ja) ドライエッチング室のクリーニング方法
EP0019915B1 (en) Method for preventing the corrosion of al and al alloys
JPH0464234A (ja) 配線パターンの形成方法
KR100255401B1 (ko) 드라이에칭방법
JPH0969525A (ja) 金属配線の処理方法
JP3195066B2 (ja) ドライエッチング方法
EP0692141B1 (en) Stripping, passivation and corrosion inhibition of semiconductor substrates
JPS62281332A (ja) エツチング方法
WO2001071790A1 (en) Method of manufacturing semiconductor device
JPH0793293B2 (ja) 後処理方法
JPS593927A (ja) 薄膜のエツチング方法
JPH0472724A (ja) ドライエッチング方法
JPS5852324B2 (ja) 半導体装置の製造方法
JP3104840B2 (ja) 試料の後処理方法
JPS61280620A (ja) 半導体装置の製造方法
JPS5841766B2 (ja) 半導体装置の製造方法
JPH0436485A (ja) 半導体装置の製造方法
JP3314403B2 (ja) 半導体集積回路装置の製造方法
JPH06252143A (ja) Ａｌ合金膜の処理方法及びその装置
JPH0814032B2 (ja) ドライエッチング装置
JPH06163466A (ja) 薄膜の除去方法
JPH04288827A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term